Strumento di analisi timing statica e sign-off

Cadence Design Systems ha presentato Tempus Timing Sign-off Solution, un nuovo strumento di analisi timing statica e sign-off volto a consentire agli sviluppatori System-on-Chip (SoC) di accelerare la chiusura timing e trasferire rapidamente i progetti alla fabbricazione.

Tempus Timing Sign-off Solution ha un nuovo approccio rispetto agli strumenti di timing sign-off, approccio che consente ai clienti di ridurre analisi e sign-off timing per produrre un tapeout in tempi più rapidi e, al tempo stesso, di realizzare progetti con minor pessimismo, consumo di area e potenza.

Le capacità avanzate di Tempus possono gestire progetti contenenti centinaia di milioni di istanze di celle senza compromettere l’accuratezza. Le prove iniziali con i clienti hanno evidenziato che Tempus può conseguire una chiusura timing nel giro di alcuni giorni su un progetto che, con i flussi tradizionali, avrebbe richiesto diverse settimane.

Contenuti correlati

• 
  I DSP Tensilica di Cadence per l’audio di NXP

  I DSP Tensilica HiFi 5 di Cadence sono diventati un componente chiave nell’ultima famiglia di DSP audio per autoveicoli di NXP Semiconductors, consentendo di implementare funzionalità audio avanzate per veicoli software-defined di nuova generazione. NXP ha infatti...
• 
  Cadence espande la licenza di Pfizer al software di molecular design

  Cadence Molecular Sciences (OpenEye), una business unit di Cadence, ha annunciato che Pfizer ha firmato un accordo per estendere ed espandere l’accesso ai prodotti Cadence e ai kit di strumenti di programmazione per la progettazione molecolare avanzata....
• 
  Cadence semplifica la progettazione da nodo a nodo e la migrazione del layout

  Cadence Design Systems ha reso disponibile un flusso certificato di migrazione di progetto da nodo a nodo basato sul nuovo ambiente Cadence Virtuoso Studio alimentato da AI generativa. Il flusso è compatibile con i nodi avanzati di...
• 
  Il supporto di Cadence allo standard TSMC 3Dblox

  Cadence Design Systems ha annunciato dei nuovi flussi di progettazione, basati sulla piattaforma Integrity 3D-IC, destinati a supportare lo standard 3Dblox TSMC per il partizionamento della progettazione front-end 3D nei sistemi complessi. Grazie a questa collaborazione, i...
• 
  EMC: una questione di compatibilità

  La simulazione a livello di campo elettromagnetico consente di valutare le prestazioni EMC di dispositivi, circuiti e sistemi direttamente in fase di progetto Leggi l’articolo completo su EO 500
• 
  Cadence ottimizza il software per realizzare reti neurali a bassa potenza

  Cadence Design Systems ha ottimizzato il software HiFi Cadence Tensilica per i digital signal processors (DSP). In questo modo potrà eseguire in modo efficiente TensorFlow Lite for Microcontrollers, facente parte della piattaforma open source end-to-end TensorFlow per...
• 
  Cadence nominata “TSMC Partner of the Year”

  Cadence Design Systems annuncia di avere ricevuto da TSMC, nell’ambito dell’Open Innovation Platform (OIP) Ecosystem Forum di quest’anno, quattro riconoscimenti come “Partner of the Year”. Cadence è stata premiata per lo sviluppo congiunto dell’infrastruttura di progettazione N6, per...
• 
  Cadence introduce il Conformal Litmus

  Cadence Design Systems ha presentato Cadence Conformal Litmus, la soluzione di nuova generazione che offre funzioni di signoff per clock domain crossing (CDC) e constraints riducendo i tempi complessivi del ciclo di progettazione e migliorando la qualità del silicio...
• 
  Cadence semplifica le verifiche funzionali per DisplayPort 2.0

  VIP for DisplayPort 2.0 è la nuova Verification IP (VIP) di Cadence per supportare lo standard DisplayPort 2.0. Questo strumento permette ai progettisti di effettuare la verifica funzionale dei SoC destinati ad applicazioni Audio/visual, AR/VR e mobile...
• 
  Cadence presenta Protium X1

  Cadence Design Systems ha ampliato la sua offerta Verification Suite e System Innovation con l’annuncio della piattaforma di prototipazione Cadium Protium X1, un nuovo sistema di prototipazione basato su FPGA ottimizzato per data center, in grado di...