Cadence introduce il Conformal Litmus

La soluzione di signoff di nuova generazione per clock domain crossing e constraints offre tempi di turnaround fino a 10 volte più veloci e accuratezza del timer di signoff del 100%

Pubblicato il 24 luglio 2019

Cadence Design Systems ha presentato Cadence Conformal Litmus, la soluzione di nuova generazione che offre funzioni di signoff per clock domain crossing (CDC) e constraints riducendo i tempi complessivi del ciclo di progettazione e migliorando la qualità del silicio nei progetti system-on-chip (SoC) più complessi. Conformal Litmus offre ai progettisti un’accuratezza del timer di signoff del 100% e tempi di risposta fino a 10 volte più rapidi rispetto alle soluzioni di generazione precedente. Per ulteriori informazioni sugli strumenti Cadence, si prega di visitare il sito  www.cadence.com/go/conformallitmuspr.

Il nuovo Conformal Litmus mette a disposizione dei clienti quanto segue:

  • Integrazione del primo timer statico di signoff del settore: con questa integrazione, Conformal Litmus può modellare accuratamente progetto e constraints usando la stessa interpretazione della Soluzione TempusÔ Timing Signoff, che offre ai clienti un’accuratezza del segnale del 100% al livello RTL (register-transfer level).
  • Signoff strutturale CDC: verifica la correttezza strutturale a livello CDC nel progetto partendo dai primi RTL attraverso i flussi di implementazione. Le funzioni di analisi e reporting intelligenti forniscono funzionalità di signoff rapido, risparmiando settimane o mesi nel programma di progettazione.
  • Constraints Signoff: verifica la correttezza e la completezza dei constraints a livello di blocco e consente agli utenti di eseguire controlli di blocco gerarchico invece dei controlli di coerenza a livello di integrazione del SoC. L’analisi intelligente di Conformal Litmus genera report accurati e focalizzati che riducono il tempo di debug e aiutano gli utenti a raggiungere rapidamente constraints di qualità signoff.

Parallelizzazione multi-CPU: la verifica può essere parallelizzata su più core, offrendo tempi di risposta fino a 10 volte inferiori nei progetti



Contenuti correlati

  • EMC: una questione di compatibilità

    La simulazione a livello di campo elettromagnetico consente di valutare le prestazioni EMC di dispositivi, circuiti e sistemi direttamente in fase di progetto Leggi l’articolo completo su EO 500

  • Cadence ottimizza il software per realizzare reti neurali a bassa potenza

    Cadence Design Systems ha ottimizzato il software HiFi Cadence Tensilica per i digital signal processors (DSP). In questo modo potrà eseguire in modo efficiente TensorFlow Lite for Microcontrollers, facente parte della piattaforma open source end-to-end TensorFlow per...

  • Cadence nominata “TSMC Partner of the Year”

    Cadence Design Systems annuncia di avere ricevuto da TSMC, nell’ambito dell’Open Innovation Platform (OIP) Ecosystem Forum di quest’anno, quattro riconoscimenti come “Partner of the Year”. Cadence è stata premiata per lo sviluppo congiunto dell’infrastruttura di progettazione N6, per...

  • Cadence semplifica le verifiche funzionali per DisplayPort 2.0

    VIP for DisplayPort 2.0 è la nuova Verification IP (VIP) di Cadence per supportare lo standard DisplayPort 2.0. Questo strumento permette ai progettisti di effettuare la verifica funzionale dei SoC destinati ad applicazioni Audio/visual, AR/VR e mobile...

  • Cadence presenta Protium X1

    Cadence Design Systems ha ampliato la sua offerta Verification Suite e System Innovation con l’annuncio della piattaforma di prototipazione Cadium Protium X1, un nuovo sistema di prototipazione basato su FPGA ottimizzato per data center, in grado di...

  • Cadence amplia il supporto per le tecnologie di memoria

    Cadence ha annunciato l’ampliamento del supporto per gli standard di memoria di nuova generazione nelle tecnologie di processo di Samsung Foundry. Questo ampliamento è particolarmente interessante per la realizzazione di applicazioni ad ampia larghezza di banda come...

  • Cadence presenta il DSP Tensilica Vision Q7

    Cadence Design Systems ha ampliato verso l’alto la sua famiglia di prodotti Tensilica Vision DSP con all’introduzione del DSP Cadence Tensilica Vision Q7. Il DSP Vision Q7 è specificamente ottimizzato per la localizzazione e la mappatura simultanea...

  • Flusso Cadence Custom/AMS certificato per la tecnologia 28FDS di Samsung

    Cadence Design Systems ha annunciato che il suo flusso di progettazione per IC Custom e Analog/Mixed-Signal (AMS) ha ottenuto la certificazione per la tecnologia di processo a 28nm FD-SOI (28FDS) di Samsung Foundry. Questa certificazione assicura l’accesso...

  • Cadence annuncia Clarity 3D Solver

    Cadence Design Systems è entrata nel mercato dell’analisi e della progettazione di sistema con la presentazione di Cadence Clarity 3D Solver. Questa nuova soluzione, rispetto alla tecnologia field solver di generazione precedente, offre livelli di precisione più...

  • Arm, Cadence, TSMC e Xilinx presentano la prima piattaforma di sviluppo di sistema Arm Neoverse

    Arm, Cadence Design Systems, TSMC e Xilinx hanno annunciato un nuovo ambiente di sviluppo, validato su silicio realizzato con tecnologia di processo FinFET a 7nm di TSMC, per infrastruttura cloud-to-edge di nuova generazione basata sulla nuova piattaforma...

Scopri le novità scelte per te x