Cadence introduce il Conformal Litmus

La soluzione di signoff di nuova generazione per clock domain crossing e constraints offre tempi di turnaround fino a 10 volte più veloci e accuratezza del timer di signoff del 100%

Cadence Design Systems ha presentato Cadence Conformal Litmus, la soluzione di nuova generazione che offre funzioni di signoff per clock domain crossing (CDC) e constraints riducendo i tempi complessivi del ciclo di progettazione e migliorando la qualità del silicio nei progetti system-on-chip (SoC) più complessi. Conformal Litmus offre ai progettisti un’accuratezza del timer di signoff del 100% e tempi di risposta fino a 10 volte più rapidi rispetto alle soluzioni di generazione precedente. Per ulteriori informazioni sugli strumenti Cadence, si prega di visitare il sito  www.cadence.com/go/conformallitmuspr.

Il nuovo Conformal Litmus mette a disposizione dei clienti quanto segue:

• Integrazione del primo timer statico di signoff del settore: con questa integrazione, Conformal Litmus può modellare accuratamente progetto e constraints usando la stessa interpretazione della Soluzione Tempus^Ô Timing Signoff, che offre ai clienti un’accuratezza del segnale del 100% al livello RTL (register-transfer level).
• Signoff strutturale CDC: verifica la correttezza strutturale a livello CDC nel progetto partendo dai primi RTL attraverso i flussi di implementazione. Le funzioni di analisi e reporting intelligenti forniscono funzionalità di signoff rapido, risparmiando settimane o mesi nel programma di progettazione.
• Constraints Signoff: verifica la correttezza e la completezza dei constraints a livello di blocco e consente agli utenti di eseguire controlli di blocco gerarchico invece dei controlli di coerenza a livello di integrazione del SoC. L’analisi intelligente di Conformal Litmus genera report accurati e focalizzati che riducono il tempo di debug e aiutano gli utenti a raggiungere rapidamente constraints di qualità signoff.

Parallelizzazione multi-CPU: la verifica può essere parallelizzata su più core, offrendo tempi di risposta fino a 10 volte inferiori nei progetti

Contenuti correlati

• 
  I DSP Tensilica di Cadence per l’audio di NXP

  I DSP Tensilica HiFi 5 di Cadence sono diventati un componente chiave nell’ultima famiglia di DSP audio per autoveicoli di NXP Semiconductors, consentendo di implementare funzionalità audio avanzate per veicoli software-defined di nuova generazione. NXP ha infatti...
• 
  Cadence espande la licenza di Pfizer al software di molecular design

  Cadence Molecular Sciences (OpenEye), una business unit di Cadence, ha annunciato che Pfizer ha firmato un accordo per estendere ed espandere l’accesso ai prodotti Cadence e ai kit di strumenti di programmazione per la progettazione molecolare avanzata....
• 
  Cadence semplifica la progettazione da nodo a nodo e la migrazione del layout

  Cadence Design Systems ha reso disponibile un flusso certificato di migrazione di progetto da nodo a nodo basato sul nuovo ambiente Cadence Virtuoso Studio alimentato da AI generativa. Il flusso è compatibile con i nodi avanzati di...
• 
  Il supporto di Cadence allo standard TSMC 3Dblox

  Cadence Design Systems ha annunciato dei nuovi flussi di progettazione, basati sulla piattaforma Integrity 3D-IC, destinati a supportare lo standard 3Dblox TSMC per il partizionamento della progettazione front-end 3D nei sistemi complessi. Grazie a questa collaborazione, i...
• 
  EMC: una questione di compatibilità

  La simulazione a livello di campo elettromagnetico consente di valutare le prestazioni EMC di dispositivi, circuiti e sistemi direttamente in fase di progetto Leggi l’articolo completo su EO 500
• 
  Cadence ottimizza il software per realizzare reti neurali a bassa potenza

  Cadence Design Systems ha ottimizzato il software HiFi Cadence Tensilica per i digital signal processors (DSP). In questo modo potrà eseguire in modo efficiente TensorFlow Lite for Microcontrollers, facente parte della piattaforma open source end-to-end TensorFlow per...
• 
  Cadence nominata “TSMC Partner of the Year”

  Cadence Design Systems annuncia di avere ricevuto da TSMC, nell’ambito dell’Open Innovation Platform (OIP) Ecosystem Forum di quest’anno, quattro riconoscimenti come “Partner of the Year”. Cadence è stata premiata per lo sviluppo congiunto dell’infrastruttura di progettazione N6, per...
• 
  Cadence semplifica le verifiche funzionali per DisplayPort 2.0

  VIP for DisplayPort 2.0 è la nuova Verification IP (VIP) di Cadence per supportare lo standard DisplayPort 2.0. Questo strumento permette ai progettisti di effettuare la verifica funzionale dei SoC destinati ad applicazioni Audio/visual, AR/VR e mobile...
• 
  Cadence presenta Protium X1

  Cadence Design Systems ha ampliato la sua offerta Verification Suite e System Innovation con l’annuncio della piattaforma di prototipazione Cadium Protium X1, un nuovo sistema di prototipazione basato su FPGA ottimizzato per data center, in grado di...
• 
  Cadence amplia il supporto per le tecnologie di memoria

  Cadence ha annunciato l’ampliamento del supporto per gli standard di memoria di nuova generazione nelle tecnologie di processo di Samsung Foundry. Questo ampliamento è particolarmente interessante per la realizzazione di applicazioni ad ampia larghezza di banda come...