Un clock differenziale per due chip di memoria DDR

Dalla rivista:
Elettronica Oggi

 
Pubblicato il 5 ottobre 2009

Molti ingegneri pensano che un segnale di clock differenziale possa temporizzare un solo chip e che quando c’è bisogno di temporizzare due chip di memoria DDR occorra inevitabilmente implementare un buffer per raddoppiare il clock differenziale. Questa idea di design descrive come si può realizzare un circuito capace di temporizzare due chip di memoria DDR senza bisogno di un buffer sul clock e senza sacrificare in alcun modo l’integrità dei segnali.

Un criterio generale per il contenimento dei costi nei SOC, System-On-Chip, è quello di minimizzare il numero dei pin. Ciò comporta che in molti SOC vi sia solo un segnale differenziale di temporizzazione per la connessione dei chip di memoria esterni. Dunque, se c’è bisogno di più di una memoria DDR esterna, ecco che occorre utilizzare un buffer per poter avere due clock.

Fig. 1 – Questo circuito permette di temporizzare due chip DDR con un unico segnale di clock differenziale

La figura 1 mostra un SOC con un controller DDR embedded che serve a portare il clock differenziale a due chip di memoria DDR. All’uscita dell’integrato IC1 i due segnali differenziali CLK e CLK- sono connessi rispettivamente in serie alle resistenze R1 ed R2. La traccia viene, quindi, sdoppiata in parallelo verso i chip di memoria DDR IC2 e IC3, ma in più c’è anche una resistenza terminale vicino all’IC2.

Fig. 2 – Scheda PCB che mostra le tracce del segnale differenziale dal SOC agli integrati IC2 e IC3

La figura 2 mostra il layout equivalente su una scheda stampata PCB composta da quattro livelli FR4 e nella superficie principale si trovano i segnali differenziali CLK e CLK-. Questi segnali sono instradati molto vicini e attraversano le resistenze R1 ed R2 fino alle rispettive terminazioni. Molto vicina all’integrato IC2 si vede la resistenza terminale R3 da 120 Ω. Le tracce in basso sono quelle che servono per connettere il segnale differenziale all’integrato IC3. La lunghezza totale della connessione differenziale dal SOC fino ai chip DDR è di circa 2,5 pollici.

In questo modo il SOC garantisce la temporizzazione differenziale ai due chip DDR. Per i valori delle resistenze non ci sono particolari vincoli, ma si può tenere conto che i migliori risultati ideali si otterrebbero se R1 ed R2 fossero cortocircuiti ed R3 fosse un circuito aperto.
 

Goh Ban Hok, Infineon Technologies



Contenuti correlati

  • Digikey
    Partnership globale tra DigiKey e Kingston Technology

    DigiKey ha stretto una partnership con Kingston Technology per la distribuzione a livello mondiale dei suoi prodotti di memoria e delle soluzioni di storage. Con questo accordo, DigiKey può offrire i prodotti di Kingston con spedizione immediata,...

  • Infineon
    Infineon: nuove memorie F-RAM rad hard

    Infineon ha annunciato la disponibilità dei primi dispositivi di memoria non volatile F-RAM rad hard da 1 e 2 Mb con interfaccia parallela. Questi nuovi prodotti sono caratterizzati da affidabilità e resistenza, con un massimo di 120...

  • Silicon Labs
    I Soc wireless di Silicon Labs con funzionalità di energy harvesting

    Silicon Labs ha realizzato la nuova famiglia di SoC wireless xG22E, espressamente concepita per operare con consumi ridottissimi, come richiesto dalle applicazioni di energy harvesting che non prevedono l’uso di batterie. La nuova linea è composta dai...

  • SoC wireless per dispositivi medicali connessi

    La famiglia di dispositivi wireless sicuri e a basso consumo di Silicon Labs, come quelli della serie BG27, grazie alle loro caratteristiche rappresentano la soluzione ideale per applicazioni IoMT (Internet of Medical Things) Leggi l’articolo completo su...

  • KIOXIA
    Da KIOXIA memorie UFS Ver 4.0 per l’automotive

    KIOXIA Europe ha annunciato il campionamento dei primi dispositivi di memoria UFS (Universal Flash Storage) Ver. 4.0 progettati per applicazioni nel campo dell’automotive. Disponibili in capacità di 128, 256 e 512 gigabyte (GB), le nuove memorie KIOXIA,...

  • Renesas Electronics
    La roadmap per SoC e MCU automotive di nuova generazione di Renesas

    Renesas Electronics  ha delineato i piani per SoC e microcontrollori (MCU) destinati a tutte le principali applicazioni automotive. L’azienda infatti ha fornito le anticipazioni sul suo SoC R-Car di quinta generazione per applicazioni ad alte prestazioni che...

  • KIOXIA
    La nuova generazione di e-MMC di KIOXIA

    KIOXIA Europe ha inviato i primi campioni dei nuovi prodotti di memoria flash JEDEC e-MMC conformi alla versione 5.1. I nuovi dispositivi integrano la più recente versione della memoria 3D BiCS FLASH dell’azienda e un controller in...

  • Silicon Labs
    Silicon Labs ha presentato il SoC dual band FG28 con AI

    Il nuovo SoC dual-band FG28 di Silicon Labs è stato progettato per reti e protocolli a lungo raggio come Amazon Sidewalk, Wi-SUN e altri protocolli proprietari. Si tratta di un componente che integra le interfacce radio sub-Gigahertz...

  • Proteggere l’IoT con i SoC e FPGA PolarFire

    La protezione dei dispositivi IoT non dovrebbe riguardare semplicemente la protezione da edge a cloud, ma dovrebbe anche riguardare la protezione dell’intera catena di approvvigionamento coinvolta nella realizzazione di questi prodotti Leggi l’articolo completo su EO 510

  • Il ruolo delle MCU a 8 bit nel controllo delle applicazioni IoT

    Risalendo all’indietro nel tempo fino agli anni ’70, i microcontrollori hanno svolto un ruolo di primo piano nel controllo di una gran varietà di prodotti destinati ai settori automotive, consumer e industriale. Oggi, questo ruolo si è...

Scopri le novità scelte per te x