24 / 86
TECH INSIGHT
24
- ELETTRONICA OGGI 443 - MARZO 2015
ELETTRONICA 3D
L’
industria dei semicon-
duttori sta affrontando
un cambiamento di note-
vole entità, che riguarda le
modalità di realizzazione dei
circuiti integrati, finalizzate
a migliorare prestazioni e
densità; un cambiamento di
questo tipo può influenzare
anche le metodologie di pro-
getto. Le fonderie si stanno
preparando alla produzione
su larga scala di prodotti
realizzati con processi da 14
e 16 nm che utilizzano strut-
ture di transistor tri-dimen-
sionali basate sul concetto
di finFET, grazie alle quali è
possibile ottenere maggiori
prestazioni rispetto a quel-
le conseguibili utilizzando i
transistor planari dei pro-
cessi da 20 nm.
Aumentando il canale attra-
verso cui fluiscono i porta-
tori, in modo tale che il gate
possa essere avvolto su tre
dei suoi lati, il gate stesso
assicura un miglior controllo
elettrostatico (Fig. 1). Ciò per-
mette di contrastare gli effetti
di canale corto (short chan-
nel effects) che provocano
perdite eccessive e sono
causa di altri problemi che
affliggono i transistor planari
di dimensioni nanometriche
realizzati su wafer di silicio
utilizzando la tecnica bulk
(ovvero creati direttamente
partendo da un substrato
comune, il bulk appunto).
Un ulteriore vantaggio del-
la struttura “avvolgente” del
gate
è rappresentato dalla
maggior corrente di pilotag-
gio per area unitaria rispetto
ai dispositivi planari – l’al-
tezza dell’aletta può essere
utilizzata per creare un ca-
nale con un volume effettivo
maggiore rispetto a quello di
un dispositivo planare con
la stessa lunghezza di gate
equivalente. Ciò si traduce in
un reale miglioramento delle
prestazioni.
Le maggiori prestazioni otte-
nibili grazie ai transistor fin-
FET possono essere utilizza-
te per raggiungere valori di
frequenze più elevati rispetto
a quelli ottenibili con i transi-
stor bulk a parità di budget
di potenza. La riduzione dei
consumi può derivare da
due fattori: ridotta necessità
di utilizzare celle standard
di ampie dimensioni a ele-
vatata capacità di pilotaggio
(drive strength) e possibilità
di funzionare con tensioni
di alimentazione inferiori in
corrispondenza di un livel-
lo prestabilito di perdite. Per
sfruttare al meglio questo
incremento di prestazioni è
comunque necessario modi-
ficare in modo opportuno le
tecniche di progettazione.
Nuove tecniche
di progettazione
I flussi basati su celle stan-
dard (dove la porta logica è
l’unità elementare del flusso
di progetto) rappresentano
ancora il fattore chiave per
garantire un’elevata produt-
tività in fase di implementa-
zione di un circuito integrato.
L’astrazione della cella ha
supportato per diversi de-
cenni il flusso pilotato dalla
sintesi (synthesis driven),
fornendo la base per la re-
alizzazione automatizzata di
circuiti digitali che ha con-
sentito a gruppi di progetto
di dimensioni relativamen-
te ridotte di gestire design
con molti milioni di gate. Le
modifiche alla struttura dei
transistor e i relativi effet-
ti sul layout minacciano di
“dissolvere” le interfacce tra i
diversi livelli del processo di
progettazione – fisico, celle e
logico – costringendo i pro-
gettisti a prendere in consi-
derazione caratteristiche di
basso livello durante la ste-
sura del layout del circuito.
Apportando un maggior gra-
do di “intelligenza” a livello di
cella, è possibile sfruttare i
vantaggi propri dell’astrazio-
ne delle celle, preservando
nel contempo i benefici – in
termini di consumi, presta-
zioni a ingombri (PPA – Po-
wer, Performace, Area) – dei
processi basati sui transistor
finFET.
Il concetto di finFET implica
alcune modifiche fondamen-
tali alla struttura del circuito,
dovute alla sua forma fisica
(Fig. 2). Le alette (fin) di un
dato processo sono caratte-
rizzate da un’ampiezza e un
passo (ovvero la distanza
minima tra alette adiacenti)
prestabiliti. Diversamente da
quel che accade nei proces-
si planari, dove l’ampiezza
dei transistor può essere
definita in modo da miglio-
rare la capacità di pilotaggio
complessiva, al fine di incre-
mentare le prestazioni in pre-
senza di fanout (numero di
porte logiche che è possibile
collegare in uscita) di ampie
dimensioni o bus a elevata
capacità, l’ampiezza effettiva
di un transistor finFET può
essere modificata solamen-
te tramite l’aggiunta di più
alette al transistor. Oltre ad
aumentare la complessità di
progetto di circuiti analogici
e custom, la quantificazione
delle alette ha notevoli impli-
cazioni nell’implementazione
dei circuiti digitali.
In linea generale, i processi
per la realizzazione di transi-
stor finFET traggono signifi-
cativi vantaggi dal fatto che
il passo dell’aletta sia il più
ridotto possibile, in quanto
ciò comporta significativi
vantaggi in termini di densi-
tà, flessibilità e prestazioni.
I vantaggi dei finFET
nello sviluppo di IP
Leah Schuth
Manager technical marketing
Physical design
ARM
La tecnologia finFET, che prevede una struttura 3D, rappresenta
la chiave per la progettazione dei chip su scala nanometrica
della prossima generazione