EMBEDDED
53 • SETTEMBRE • 2014
32
IN TEMPO REALE
NAND
memorie “all’avanguardia” che richiedono una ECC a 4,
8 o magari a 24 bit aumenta significativamente la richie-
sta sul processore, riducendo le prestazioni. Per evitare
questa penalizzazione, i chip NAND con codifica ECC
integrata rappresentano oggi la scelta preferita. Toshiba
BENANDTM offre una soluzione di questo tipo e rimuove
il carico della ECC dal processore host senza richiedere
un controller hardware aggiuntivo. È importante notare
che BENAND utilizza la normale interfaccia NAND,
garantendo quindi la compatibilità con le memorie SLC
NAND Flash per operazioni come l’impostazione dei
comandi, il funzionamento del dispositivo, l’incapsula-
mento e la piedinatura.
Soddisfare la maggiore richiesta
di memoria
Sebbene esista la tecnologia per fabbricare memorie
NAND anche a nodi di processo più piccoli, man mano
che le celle diventano più piccole, entrano
in gioco la resistenza e l’affidabilità del chip.
Per superare questo inconveniente, sono state
sviluppate celle NAND in grado di memoriz-
zare più bit: una cella a livello singolo (SLC)
può memorizzare 1 bit per cella, una NAND
con cella multilivello (Multi-Level Cell, MLC)
può memorizzare 2 bit per cella, mentre una
NAND con cella a tre livelli (Triple Level Cell,
TLC) può memorizzare 3 bit per cella. Il nume-
ro massimo di cicli di scrittura/cancellazione
dipende però dall’approccio utilizzato: la SLC
permette circa 100.000 cicli, la MLC 5.000 cicli
e la TLC 1000 cicli.
Le memorie NAND SLC e MLC sono oggi
comunemente presenti in SSD aziendali che
richiedono cicli di scrittura/lettura frequenti.
Le NAND MLC e TLC sono presenti in SSD
di largo consumo, in cui la velocità di lettu-
ra e il prezzo per Gb sono diventati i fattori
più importanti alla base del comportamento
dell’acquirente. Un modo di evitare i problemi associati
all’aumento di bit per cella è di volgere lo sguardo alle
nuove tecnologie NAND. Di queste, la più prossima alla
produzione di massa è la 3D NAND che consiste di più
strati di NAND flash sovrapposti in modo che non occorre
ridurre le dimensioni orizzontali per aumentare la densità
di memorizzazione.
La memoria ad accesso casuale magnetoresistiva (MRAM)
è un’altra promettente alternativa che si profila all’oriz-
zonte. Si tratta di un tipo di memoria non volatile estre-
mamente rapida e che permette teoricamente illimitati
cicli di scrittura/cancellazione. La MRAM ha il potenziale
di cambiare il modo in cui i sistemi elettronici accedono
attualmente alla NAND flash. Oggi, le persone usano la
NAND flash come un HDD. All’accensione, copiano le
informazioni dalla NAND flash alla DRAM e poi eseguono
il codice direttamente dalla DRAM. Con la MRAM, non è
più necessario effettuare la copia (shadowing). La memo-
ria contiene già le informazioni corrette quando si accen-
de la macchina ed è molto più veloce, più o meno quanto
la DRAM. Ciò fornisce l’ulteriore vantaggio di richiedere
una durata inferiore alla NAND flash, permettendo di
ottenere un’archiviazione di dati a lungo termine.
Le memorie del futuro
Sin dalla sua invenzione nel 1984, la memoria NAND
flash si è rivelata una tecnologia davvero dirompente. Ha
rimpiazzato i lettori di dischi ottici e di hard disk in molte
applicazioni, consentendo la recente “rivoluzione dello
smartphone”. La NAND flash è diventata onnipresente
e la si trova nelle chiavette USB, nei PC, nei sistemi di
navigazione satellitare, nei server di cloud computing e
in una lista quasi infinita di “dispositivi intelligenti” come
gli smartphone e i tablet.
L’ampia disponibilità della NAND flash è stata resa pos-
sibile dal ridimensionamento litografico, che ha portato a
ridurre le dimensioni del die di un fattore di circa 2.000 e
a ridurre i prezzi di un fattore ancora maggiore. Sebbene
esistano problemi legati a ulteriori ridimensionamenti, è
possibile aumentare la densità di memorizzazione dispo-
nendo verticalmente più strati di circuiti NAND flash
(uno sull’altro). Ulteriori avanzamenti con tecnologie del
futuro come la MRAM e la 3D-NAND potrebbero essere
ancora più dirompenti della stessa NAND.
Fig. 4 – BENAND rimuove il carico della ECC dal processore host
