Xilinx e TSMC insieme per ottimizzare FinFET
Xilinx lavorerà con TSMC per ottimizzare il processo FinFET con l’architettura di Xilinx UltraScale. Il programma FinFET fornirà chip di test 16FinFET verso la fine del 2013 e i primi prodotti nel 2014.
TSMC ha annunciato che sta accelerando il programma di produzione del 16FinFET. Xilinx ha lavorato con TSMC per supportare nel processo di sviluppo FinFET, proprio come ha fatto per lo sviluppo dei processi 28HPL e 20SoC.
Un ulteriore passo verso l’ottimizzazione sarà fatto utilizzando la tecnologia di processo TSMC e l’architettura UltraScale di Xilinx e strumenti di nuova generazione.
UltraScale è una nuova architettura di Xilinx ASIC-classe, sviluppato a scalare da 20 nanometri di planare, a 16 nanometri e oltre le tecnologie FinFET, e dal monolitico attraverso IC 3D.
Contenuti correlati
-
Tecnologia CoWoS di TSMC per il nuovo sottosistema di Alphawave Semi
Alphawave Semi ha annunciato la disponibilità del primo sottosistema Die-to-Die (D2D) Universal Chiplet Interconnect Express (UCIe) a 3 nm basato sulla tecnologia di packaging avanzata Chip-on-Wafer-on-Substrate (CoWoS) di TSMC. Questo sottosistema, sviluppato in stretta collaborazione con TSMC,...
-
Microchip Technology amplia la partnership con TSMC
Microchip Technology ha annunciato di aver ampliato la sua partnership con TSMC per abilitare una capacità produttiva specializzata a 40 nm presso la sua sussidiaria JASM, nella prefettura di Kumamoto in Giappone. Questa partnership fa parte della...
-
Uno sguardo all’evoluzione delle Flash NOR
Le memorie Flash NOR esterne da 1,2 V di ultima generazione assicurano un maggiore risparmio energetico nei prodotti basati su SoC realizzati con geometrie inferiori a 10 nm Leggi l’articolo completo su EO 515
-
Da AMD i primi FPGA e SoC adattivi conformi allo standard DisplayPort 2.1
AMD ha annunciato i primi FPGA e SoC adattivi conformi al nuovo standard audio/video DisplayPort 2.1 per video in 8K ad altissima definizione. Si tratta delle famiglie di prodotti SoC adattivi AMD Versal e FPGA AMD UltraScale+....
-
Cadence amplia il portafoglio IP per il processo TSMC N3E
Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
-
Socionext annuncia la collaborazione con Arm e TSMC
Socionext ha annunciato una collaborazione con Arm e TSMC per lo sviluppo di un innovativo chiplet con CPU a 32 core ottimizzato dal punto di vista energetico e realizzato con la tecnologia da 2 nm di TSMC....
-
Virtuoso Studio Cadence supporta i flussi di riferimento RF e mmWave per i processi di TSMC
Cadence Design Systems ha collaborato con TSMC per integrare la nuova versione di Virtuoso Studio nei flussi di riferimento N16 mmWave e N6RF di TSMC. La società ha anche annunciato il supporto aggiuntivo per il flusso di...
-
Riconoscimento alla Innovation Zone europea di TSMC per gli HEMT ICeGaN di CGD
Il SoC HEMT GaN ICeGaN di Cambridge GaN Devices (CGD) ha ottenuto il riconoscimento “Miglior demo” alla Innovation Zone del 2023 Europe Technology Symposium di TSMC. CGD evidenzia che il suo ICeGaN , che è ora nella...
-
Gli acceleratori hardware
L’implementazione di acceleratori è ormai imprescindibile per molte applicazioni e i vantaggi di queste soluzioni sono indispensabili non soltanto per migliorare le prestazioni ma anche per ridurre i consumi e i costi Leggi l’articolo completo su EO...
-
Cadence e TSMC collaborano per accelerare l’innovazione delle applicazioni radar, 5G e wireless
Cadence Design Systems ha collaborato con TSMC per l’ottimizzazione della piattaforma Cadence Virtuoso per il flusso di riferimento di progettazione mmWave a 79 GHz su processo N16 di TSMC. Grazie a questo sviluppo, i clienti comuni hanno...