Cadence riceve due riconoscimenti da TSMC
Cadence Design Systems ha annunciato di avere ricevuto, nell’ambito del TSMC Open Innovation Platform (OIP) Ecosystem Forum, due riconoscimenti come “Partner of the Year”.
Cadence si è aggiudicata i due premi in relazione sia allo sviluppo congiunto di un’infrastruttura di progettazione FinFET da 10 nm, sia all’implementazione di nuove soluzioni di IP analogica/mixed-signal.
Il premio per lo sviluppo congiunto dell’infrastruttura di progettazione a 10 nm è stato assegnato sulla base della tempestiva e stretta collaborazione instaurata con TSMC nel supporto della tecnologia FinFET e nell’implementazione di questo processo per SoC (system-on-chip) di nuova generazione.
Il premio relativo all’IP analogica/mixed-signal è invece scaturito dal riscontro del mercato, dall’ampiezza del portafoglio, dalle robuste capacità di supporto tecnico nonché dai volumi di produzione e dai trend di adozione da parte dei clienti.
pb
Contenuti correlati
-
Tecnologia CoWoS di TSMC per il nuovo sottosistema di Alphawave Semi
Alphawave Semi ha annunciato la disponibilità del primo sottosistema Die-to-Die (D2D) Universal Chiplet Interconnect Express (UCIe) a 3 nm basato sulla tecnologia di packaging avanzata Chip-on-Wafer-on-Substrate (CoWoS) di TSMC. Questo sottosistema, sviluppato in stretta collaborazione con TSMC,...
-
I DSP Tensilica di Cadence per l’audio di NXP
I DSP Tensilica HiFi 5 di Cadence sono diventati un componente chiave nell’ultima famiglia di DSP audio per autoveicoli di NXP Semiconductors, consentendo di implementare funzionalità audio avanzate per veicoli software-defined di nuova generazione. NXP ha infatti...
-
Microchip Technology amplia la partnership con TSMC
Microchip Technology ha annunciato di aver ampliato la sua partnership con TSMC per abilitare una capacità produttiva specializzata a 40 nm presso la sua sussidiaria JASM, nella prefettura di Kumamoto in Giappone. Questa partnership fa parte della...
-
Uno sguardo all’evoluzione delle Flash NOR
Le memorie Flash NOR esterne da 1,2 V di ultima generazione assicurano un maggiore risparmio energetico nei prodotti basati su SoC realizzati con geometrie inferiori a 10 nm Leggi l’articolo completo su EO 515
-
Cadence espande la licenza di Pfizer al software di molecular design
Cadence Molecular Sciences (OpenEye), una business unit di Cadence, ha annunciato che Pfizer ha firmato un accordo per estendere ed espandere l’accesso ai prodotti Cadence e ai kit di strumenti di programmazione per la progettazione molecolare avanzata....
-
Cadence amplia il portafoglio IP per il processo TSMC N3E
Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
-
Socionext annuncia la collaborazione con Arm e TSMC
Socionext ha annunciato una collaborazione con Arm e TSMC per lo sviluppo di un innovativo chiplet con CPU a 32 core ottimizzato dal punto di vista energetico e realizzato con la tecnologia da 2 nm di TSMC....
-
Virtuoso Studio Cadence supporta i flussi di riferimento RF e mmWave per i processi di TSMC
Cadence Design Systems ha collaborato con TSMC per integrare la nuova versione di Virtuoso Studio nei flussi di riferimento N16 mmWave e N6RF di TSMC. La società ha anche annunciato il supporto aggiuntivo per il flusso di...
-
Riconoscimento alla Innovation Zone europea di TSMC per gli HEMT ICeGaN di CGD
Il SoC HEMT GaN ICeGaN di Cambridge GaN Devices (CGD) ha ottenuto il riconoscimento “Miglior demo” alla Innovation Zone del 2023 Europe Technology Symposium di TSMC. CGD evidenzia che il suo ICeGaN , che è ora nella...
-
Cadence semplifica la progettazione da nodo a nodo e la migrazione del layout
Cadence Design Systems ha reso disponibile un flusso certificato di migrazione di progetto da nodo a nodo basato sul nuovo ambiente Cadence Virtuoso Studio alimentato da AI generativa. Il flusso è compatibile con i nodi avanzati di...