Elettronica_Oggi_444

37 / 102

ANALOG/MIXED SIGNAL
TIMING
37 - ELETTRONICA OGGI 444 - APRILE 2015
tensione di 3,3 V ±10% ma con frequenza
massima del segnale fino a 160 MHz. Lo
skew è confinato a 250 ps mentre il jitter è
di 63 fsrms. Il package è Soic a 8 pin con
tolleranza termica che va da -40 a +85 °C.
Il nuovo buffer SY75576L accetta due in-
gressi differenziali multiplexati Lvds oppu-
re Hcsl e genera in uscita quattro uscite
Lvds o Hcsl adatte anche per le connes-
sioni di nuova generazione PCIe con fre-
quenza massima di 267 MHz in formato
Hcsl e di 100 MHz in Lvds. La tensione di
lavoro è di 3,3V ±5% con jitter di 137 fsrms
e skew di 50 ps mentre il package è Ts-
sop a 20 pin con tolleranza termica da -40
a +85 °C. Stessi ingressi per la versione
SY75578L che ha otto uscite tutte di tipo
Hcsl con frequenza di 267 MHz, jitter di
137 fsrms e skew di 100 ps. Qui il package
è Qfn a 32 pin.
Otto uscite a basso jitter
propone due buffer a basso
jitter realizzati con due ingressi di tipo
Lvpecl, Lvds, CML o Hcsl e otto uscite di
tipo Lvpecl nei modelli ZL40224 e ZL40225
oppure di tipo Lvds nei modelli ZL40226 e ZL40227. Le due
versioni offerte per entrambi sono diverse perché le prime
hanno all’ingresso un semplice commutatore mentre le se-
conde hanno uno stadio capace di selezionare automatica-
mente il tipo di segnale. Le tensioni ammesse vanno da 2,5
a 3,3V con frequenza fino a 750 MHz mentre il package è
Qfn da 32 pin, misura 5x5 mm e ha tolleranza termica da -40
a +85 °C. Ci sono diversi valori per il jitter contenuti grazie
alla presenza a bordo di un regolatore a basso drop-out e
per i primi due ZL40224/5 si misurano 136 fsrms a 125 MHz
e 34 fsrms a 750 MHz, mentre poi diventano 104 fsrms nel
ZL40226 e 135 fsrms nel ZL40227.
Input multiplexato
ha introdotto il buffer differenziale
NB3L8543S con ingresso multiplexato 2:1 che consente di
ricevere indifferentemente due livelli di tensione di 2,5 e 3,3V
nei formati Lvpecl, Lvds e Hcsl e poi trasformarli in quattro
uscite di tipo Lvds con frequenza fissa di 650 MHz, jitter ti-
pico di 50 fsrms e skew di 40 ps. Il package è Tssop a 20
pin con tolleranza termica da -40 a +85 °C. Simile ma senza
ingresso multiplexato è il buffer differenziale NB3L8504S che
produce altrettante quattro uscite Lvds con tensione da 2,375
a 3,630V, frequenza di 700 MHz, jitter di 100 fsrms e skew di
50 ps. Il package è Tssop da 16 pin con tenuta termica da -40
a +85 °C. Più preciso è l’NB3L8533 con ingresso multiplexato,
650 MHz di frequenza di clock, jitter di 50 fsrms e skew di 30
ps. Nel suo package Tssop da 20 pin ci sono quattro uscite
differenziali Lvpecl con tensione da 2,375 a 3,630V.
Dieci frequenze con jitter ultra basso
ha realizzato un nuovo buffer differenzia-
le per la distribuzione del clock a elevate prestazioni capace
di generare dieci uscite da 1,8V. Il CDCL1810A incorpora un
divisore programmabile che può essere configurato per di-
videre la frequenza d’uscita di 650 MHz in 1, 2, 4, 5, 8, 10, 16,
20, 32, 40 e 80 rispetto alla frequenza del segnale d’ingresso
dove ammette un clock nella forma Lvds per poi riprodurlo
fino a dieci volte nei formati Lvds o CML. Il consumo medio
è di 410 mW con un jitter fra uscita e ingresso limitato a 10
fsrms mentre la tolleranza termica del package Vqfn da 48
pin va da -40 a +85 °C. Nuovo è anche il multiplexer diffe-
renziale a basso skew LMK00804B che ammette un ingres-
so Lvcmos o Lvds singolo o differenziale da 3,3V e genera
quattro uscite Lvcmos oppure TTL con tensione di 3,3 V, 2,5
V, 1,8 V oppure 1,5 V. Il jitter è contenuto a 0,04 psrms mentre
il package è Tssop da 16 pin con tolleranza termica da -40
a +85 °C. n
Fig. 6 – Il buffer differenziale Texas Instruments genera dieci clock da 1,8V con la possibilità di
dividere la frequenza d’uscita da due fino a ottanta volte rispetto ai 650 MHz d’ingresso