Cadence: supporto per i progetti SoC safety-critical con interfaccia ARM MBIST

Pubblicato il 24 novembre 2016

Cadence Design Systems ha annunciato il supporto dell’interfaccia ARM Memory Built-In Self Test (MBIST) da parte di Cadence Modus Test Solution. Questo supporto permette ai clienti di realizzare progetti system-on-chip (SoC) safety-critical innovativi e con caratteristiche PPA (potenza, prestazioni e area) migliori utilizzando processori ARM ad alte prestazioni.
Per esempio, la Modus Test Solution offre agli utenti dell’interfaccia ARM MBIST la possibilità di implementare funzioni PMBIST (programmable memory built-in self test) basate su un unico bus capace di servire più memorie con un solo controller MBIST. La soluzione riduce anche l’impatto dell’MBIST sui percorsi con temporizzazioni critiche da, e verso le memorie durante il funzionamento, consentendo di effettuare test operativi alla massima velocità. Infine, la Modus Test Solution offre capacità di mappatura fisico-logico, riducendo la necessità di attività manuali soggette a errori.

FF



Contenuti correlati

Scopri le novità scelte per te x