44 / 102
DIGITAL
IC RAD HARD
44
- ELETTRONICA OGGI 463 - GIUGNO/LUGLIO 2017
aggiunto uno strato di mascheratura ed effettuati 2-3
processi di diffusione per impiantazione ionica sul wa-
fer. In questo modo è possibile garantire l’immunità con-
tro fenomeni di latch-up, che rappresentano l’evento più
dannoso prodotto dalla radiazione spaziale sui dispositi-
vi CMOS. Tutti i semiconduttori CMOS contengono milioni
di strutture di transistor parassiti che rappresentano un
artefatto dell’architettura dei dispositivi CMOS e dei passi
di lavorazione. In molti casi, finché il dispositivo è fatto
funzionare all’interno delle specifiche previste, la struttu-
ra parassita (che ricorda e si comporta come un tiristore)
non rappresenta un problema. Un urto di una particella
ionizzante può generare una carica che si accumula sul
substrato e può a sua volta produrre una polarizzazione
diretta dei transistor parassiti e innescare la struttura.
Ciò creerà un corto circuito tra Vdd e Vss che impedirà
il funzionamento del
dispositivo. Nel caso il
fenomeno di latch-up
venga rilevato abba-
stanza presto, il dispo-
sitivo a volte può es-
sere resettato in modo
da poter uscire dalla
condizione di latch-
up, altrimenti si può
arrivare alla distruzio-
ne del chip. Il proces-
so HARDSIL prevede
l’implementazione di
un anello di guardia
(BRG – Buried Guard
Ring) al di sotto dei di-
spositivi CMOS al fine di creare un percorso a bassa im-
pedenza per la carica indesiderata e ridurre il guadagno
del transistor NPN nella struttura parassita. Nella figura
3 è riportata una struttura CMOS con transistor parassiti
e anello BGR. Quando il guadagno combinato dei transi-
stor parassiti NPN e PNP è inferiore all’unità, è possibile
contrastare efficacemente il fenomeno di latch-up.
L’esperimento RHEME - Radiation Hardened
Electronic Memory Experiment
L’utilizzo di dispositivi immune dal fenomeno di latch-up
è una caratteristica fondamentale del progetto RHEME in
quanto permette di osservare gli effetti delle radiazioni
spaziali sulle matrici di memoria senza doversi preoccu-
pare di un eventuale latch-up del controllore Cortex-M0
o delle memorie stesse. I dispositivi usati nell’esperimen-
to RHEME (compreso il microcontrollore Cortex-M0, che
dispone anch’esso di una memoria on chip) integrano
un sottosistema EDAC (Error Detection and Correction)
che rileva il verificarsi di un’inversione (flip) di un bit
della memoria e può procedere alla relativa correzione.
In questo modo è possibile osservare gli effetti degli urti
delle particelle sulla memoria mentre si procede alla loro
correzione su base continuativa, così da poter prosegui-
re con l’esperimento per tutta la durata della missione. Si
tratta di dati importanti in quanto i risultati effettivi che
sono stati acquisiti nel corso di un anno in un’orbita ter-
restre bassa possono essere confrontati con i dati relativi
alla modellazione e al collaudo di resistenza alle radia-
zioni eseguiti in laboratorio. Ciò permette di migliorare
sia il collaudo di resistenza alle radiazioni sia la modella-
zione in modo da consentire una riproduzione più fedele
delle condizioni effettive che si incontrano nello spazio.
Un insieme hardware che abbina immunità al latch-up
e capacità di osser-
vare e correggere le
alterazioni dei valori
memorizzati (upset)
rappresenta la so-
luzione ideale per
implementare l’espe-
rimento RHEME. La
disponibilità di micro-
controllori basati su
core ARM Cortex re-
sistenti alle radiazioni
è stata accolta molto
favorevolmente
dal
mercato. I bassi con-
sumi di potenza sono
un fattore critico in
quanto le navicelle spaziali sono alimentate a energia so-
lare. Senza dimenticare che la disponibilità di un vasto
e articolato ecosistema a supporto della fase di svilup-
po risulta molto utile per garantire l’operatività in tempi
brevi. Microcontrollori si questo tipo si stanno diffonden-
do rapidamente soprattutto nei satelliti miniaturizzati di
forma cubica come CubeSat. Poiché i satelliti di piccole
dimensioni hanno ovviamente vincoli severi in termini di
spazio, il ridotto ingombro del package e l’elevato nume-
ro di periferiche integrate sono fattori particolarmente
apprezzati. I microcontrollori basati su core ARM di VO-
RAGO saranno utilizzati in future missioni a bordo di na-
vicelle spaziali che percorreranno un’orbita geosincrona
(GEO), ovvero un’orbita con un periodo orbitale pari al
giorno siderale terrestre, a un’altezza pari a 35.786 Km
dal livello del mare, e in un’orbita polare bassa: si tratta di
un’orbita ellittica che permette al satellite che la percorre
di passa su entrambi i poli della Terra.
Fig. 3 – Implementazione dell’anello BGR previsto dal processo HARDSIL