45 / 102
DIGITAL
WEARABLE PROCESSOR
nuova generazione hanno più elementi in comune con
gli stessi smartphone rispetto ai precedenti dispositivi
“stupidi”. In effetti, molte delle innovazioni – dalle inter-
facce MMI per display e touchscreen ai prodotti per la
connettività wireless come BLE, WiFi e GPS – affonda-
no le proprie radici nella tecnologia degli smartphone.
Un aspetto che un progettista deve tenere nella mas-
sima considerazione è la capacità di creare disposi-
tivi abbastanza interessanti da invogliare l’utente a
continuare a utilizzarli e ad acquistarli nel corso delle
successive generazione. Lo dimostra una ricerca in
cui è emerso che la metà di tutti gli activity tracker
(braccialetti per il fitness) acquistati non vengono più
utilizzati, mentre un terzo finiscono tra i rifiuti dopo
solo sei mesi dall’acquisto. Tra i motivi della perdita
di interesse vi sono la scarsità di funzioni, la difficoltà
di utilizzo e la mancanza di praticità, non ultima in
termini di autonomia di ricarica. Da qui la necessità
di riuscire a proporre dispositivi indossabili in grado
di abbinare un gran numero di funzionalità, eccellen-
ti prestazioni e lunga durata della batteria.
Problematiche di progetto
I nuovi dispositivi indossabili richiedono l’integrazio-
ne di una varietà di blocchi funzionali in uno spazio
molto ristretto, come illustrato in figura 1.
Processori, batterie e alimentatori, display, audio,
MMI, interfacce e dispositivi di sicurezza sono solo
alcuni degli elementi che concorrono alla creazione
del dispositivo. Oltre a questi è necessario integrare
anche accelerometri, giroscopi e una vasta gamma di
sensori che inviano segnali che dovranno essere ac-
quisiti ed elaborati.
Anche se il numero di funzioni non rappresenta un se-
rio ostacolo, occorre considerare il fatto che i requisiti
sono tra di loro contrastanti. L’aumento di funziona-
lità e prestazioni può facilmente essere ottenuto con
un processore più veloce e di maggiori dimensioni,
che ha comunque un impatto rilevante sugli ingom-
bri e sull’autonomia della carica. L’attività su base
continuativa di sensori e funzioni di comunicazioni
contribuisce a ridurre la durata della batteria, ragion
per cui i progettisti devono adottare metodologie per
disalimentare quelle parti di sistema che non sono
utilizzate in un dato momento. Anche se i dispositivi
indossabili sfruttano parti di progetto mutuate dai loro
“cugini” smartphone, il problema dello spazio richiede
l’adozione di regole più severe per quel che concerne
i consumi e l’insorgere di problematiche legate alle in-
terferenze elettromagnetiche (EMI).
Per raggiungere l’obiettivo di garantire prestazioni
soddisfacenti in un fattore di forma ridotto con con-
sumi ottimizzati per ottenere un’autonomia adeguata
della batteria, i progettisti devono considerare molto
attentamente la tecnologia del processore scelto.
Tecnologia dei processori integrati
nei dispositivi indossabili
Per aiutare i progettisti a risolvere questi problemi, un
numero sempre maggiore di aziende propone proces-
sori ottimizzati per applicazioni IoT e per dispositivi in-
dossabili. I processori applicativi della serie ApP Lite
di Toshiba, ad esempio, sono destinati all’impiego in
orologi “intelligenti” e dispositivi per il monitoraggio
delle attività. Il più recente membro di questa famiglia
è il modello TZ1200, il cui schema a blocchi è riportato
in figura 2.
Si tratta di un dispositivo compatto (8x8x0,6 mm), ba-
sato su un processore RISC ARM Cortex-M4F in vir-
gola mobile a 32 bit a elevate prestazioni e dotato di
unità di protezione della memoria e di un versatile
processore di interrupt in grado di funzionare a una
frequenza massima di 120 MHz. Questo core, abbina-
to al modulo di gestione della potenza integrato, per-
mette al processore TZ1200 di assorbire solamente 78
µA/MHz durante il funzionamento normale. Con una
batteria da 200 mAh e un apposito software di gestio-
ne della potenza, il tempo tra le ricariche è di circa
una settimana per i cardiofrequenzimetri e di circa un
mese per gli orologi.
Oltre ai 2,2 MB di SRAM embedded ad alta velocità,
il dispositivo TZ1200 integra al suo interno interfacce
per chip di memoria esterni come SPI NOR, SPI NAND
ed e•MMC. Un controller LCD avanzato con motore
grafico 2D supporta i protocolli MIPI DBI (Display Bus
Interface) e DSI (Display Serial Interface) ed è compa-
tibile con display HVGA (480x320) a 30 fps e display
QVGA con frequenze di aggiornamento fino a 50 fps.
45
- ELETTRONICA OGGI 458 - NOVEMBRE/DICEMBRE 2016
Fig. 2 – Schema a blocchi del processore TZ1200