![Show Menu](styles/mobile-menu.png)
![Page Background](./../common/page-substrates/page0050.jpg)
DIGITAL
DDC
50
- ELETTRONICA OGGI 450 - NOVEMBRE/DICEMBRE 2015
Conversione digitale in banda
base: un approccio innovativo
I
convertitori analogico-digitali a larga banda di tipo
GSPS (Gigasample-Per-Second) offrono numerosi van-
taggi in termini di prestazioni nei sistemi di acquisizione
ad alta velocità. Questi ADC forniscono un ampio spettro
di frequenze di visibilità su un esteso intervallo di valori
di velocità di campionamento e di larghezze di banda in
ingresso. Tuttavia, mentre alcune applicazioni richiedono
interfacce a larga banda in ingresso, altre richiedono la
capacità di filtrare e agganciare una banda più stretta
dello spettro. Per un ADC può risultare intrinsecamente
inefficiente campionare, elaborare e consumare potenza
per trasmettere su uno spettro a larga banda, quando l’ap-
plicazione richiede solo una banda stretta. Per decimare
e filtrare i dati a banda larga da utilizzare una successiva
elaborazione, l’uso di un banco di grandi dimensioni di
transceiver veloci presenti all’interno di un FPGA di Xilinx
può creare un onere inutile. Tali transceiver possono invece
essere meglio allocati per ricevere la banda più ristretta di
interesse e canalizzare i dati provenienti da più ADC. Può
essere effettuato un ulteriore filtraggio all’interno del cana-
lizzatore a banco di filtri polifase dell’FPGA per applicazioni
multiplate a divisione di frequenza (FDM). Con gli ADC
GSPS ad alte prestazioni è possibile spostare la conver-
sione DDC (Digital Down Conversion) sempre più all’inizio
della catena del segnale, integrandola all’interno dell’ADC
nel caso di una soluzione progettuale basata su FPGA di
Xilinx. Un simile approccio offre numerose nuove opzioni
di progetto per tutti coloro che sviluppano architetture di
sistemi ad alta velocità. Tuttavia, dato che questa funzione
è relativamente nuova per un ADC, vi sono degli aspetti
legati alla progettazione che gli ingegneri devono affronta-
re nell’utilizzo dei blocchi DDC all’interno degli ADC GSPS.
Decimazione: concetti base
Nella sua definizione più semplice, la decimazione è il meto-
do per osservare solo un sotto-insieme periodico dei cam-
pioni in uscita dall’ADC, ignorando il resto. Il risultato è una
riduzione della velocità di campionamento dell’ADC attraver-
so il sottocampionamento. Per esempio, una modalità “deci-
mazione per M” nell’uscita dell’ADC produce solo i primi M
campioni, scartando tutti gli altri campioni compresi nell’in-
tervallo. Il processo prosegue in corrispondenza di ogni mul-
tiplo di M. La decimazione dei campioni da sola riduce in
modo semplice la velocità di campionamento dell’ADC che
si comporta alla stregua di un filtro passa basso. Senza la
traslazione di frequenza e il filtraggio digitale, la decimazione
avrà l’effetto di “ripiegare” (folding) le armoniche della fon-
damentale e altri segnali spuri una sopra l’altra nel dominio
della frequenza.
Il ruolo della DDC
Mentre la decimazione in sé non impedisce il ripiegamento
dei segnali fuori banda, la DDC lo rende possibile. Per ot-
tenere il massimo vantaggio in termini di prestazioni dalle
conversioni DDC, il progetto deve anche contenere un com-
ponente di tipo “filter & mixer” come ausilio alla decimazio-
ne. Il filtraggio digitale rimuove efficacemente il rumore fuo-
ri banda dalla banda strettamente definita determinata dal
rapporto di decimazione. La tipica realizzazione di un filtro
digitale per una conversione DDC è il filtro di tipo FIR (Finite
Impulse Response). I risultati di questo filtraggio sono relati-
Ian Beavers
Contributiong technical expert
Analog Devices
I convertitori ADC di tipo GSPS ad alte prestazioni
consentono di integrare la funzione di conversione
digitale in banda base (DDC) in una soluzione
progettuale basata su FPGA di Xilinx