37 / 100
37
EMBEDDED
61 • SETTEMBRE • 2016
NAND 3D |
IN TEMPO REALE
L
a richieste di memorie che abbi-
nano maggiore capacità a prezzi più
competitivi è in costante aumento. Fino
a poco tempo fa, il ridimensionamento
À '
scaling
) era l’unico
modo per aumentare la densità di me-
morizzazione, ossia il numero di bit che potevano
essere memorizzati su una piastrina di silicio. I
recenti progressi compiuti nel campo delle tecno-
logie di produzione a semiconduttore hanno con-
sentito ai progettisti di fabbricare chip costituiti
da celle tridimensionali impilate una sull’altra
'
stacked cell
). Queste strutture non solo soddisfano
la richiesta di una maggiore densità di bit, ma per-
mettono di risolvere molti dei problemi causati dal
À
die
.
Con le strutture NAND 3D già in produzione, le
unità di memorizzazione di massa allo stato solido
' =
Solid-State Drive
) di capacità superiore a 15
TB sono un traguardo a portata di mano.
La legge di Moore è sempre valida
%
B,B=
parte di Toshiba nel 1984, la tecnologia NAND
Flash è sempre stata in prima linea nello sfrutta-
À
tipiche dell’industria elettronica. Di conseguenza,
i dispositivi NAND sono tra i circuiti integrati più
densi prodotti su larga scala. Negli ultimi 30 anni,
la dimensione delle più piccole strutture utilizzate
in un processo è diminuita da 350 nm a 15 nm.
Grazie anche all’introduzione di nuove tecnologie
a livello di cella, che permettono di concentrare in
ogni cella un numero maggiore di bit, la densità
di bit dei chip NAND planari è aumentata di oltre
2000 volte. A questo aumento di densità ha cor-
risposto una considerevole riduzione nel prezzo
per Gb, a una velocità persino superiore rispetto
all’aumento della densità di bit.
Uno dei principali problemi incontrati da coloro
che desiderano sfruttare le più recenti architettu-
re di memorie NAND nei propri dispositivi è deri-
NAND 3D:
un “ridimensionamento”
in positivo
Axel Stoermann
General manager
Memory Technical Marketing
and Application Engineering
Toshiba Electronics Europe
Toshiba ha sviluppato una memoria flash con struttura a celle
tridimensionali a 48 livelli denominata BiCS (
Bit Column Stacked
)
Le nuove strutture dimensionali a “impilamento” non solo soddisfano la
richiesta di una maggiore densità di bit, ma permettono di risolvere molti
dei problemi causati dal ridimensionamento litografico del
die