Il linguaggio SystemVerilog nel progetto di Fpga

Dalla rivista:
Elettronica Oggi

 
Pubblicato il 1 aprile 2009

SystemVerilog, potenziamento del consolidato linguaggio Verilog IEEE 1364, è il primo linguaggio standard unificato per la descrizione e la verifica di hardware per l’ambiente industriale (HDVL).

Allegato PDFScarica l'allegato

Anteprima Allegato PDF