Logiche programmabili…..

• 
• Tweet
• Pin It
• Condividi per email

Per i dispositivi ASIC system on chip, l’introduzione di blocchi FPGA (Field Programmable Gate Array) programmabili, un esempio è il core di logica programmabile embedded di LSI Logic, offre nuove funzionalità ai progettisti.

Tuttavia, rappresenta anche un’ulteriore fonte di complicazioni, in quanto aggiunge un nuovo asse per l’architettura e un altro livello di complessità al partizionamento di un progetto.

La disponibilità di gate riprogrammabili può consentire di rispondere all’esigenza sempre più pressante imposta ai progettisti di ASIC di tempi rapidi di introduzione sul mercato offrendo il congelamento del codice in fasi più avanzate del ciclo. Con una cella FPGA che implementa porzioni ‘flessibili’ o ‘mobili’ di un progetto, è possibile sviluppare un sistema ASIC con codice non completo. Uno dei principali vantaggi associati all’utilizzo di celle FPGA è la possibilità di aggiungere upgrade diretti e di permettere la riprogrammabilità diretta per la personalizzazione da parte dell’utente finale.

Un FPGA embedded consente ai progettisti di ASIC di concentrarsi sui gate fissi critici. Inoltre, consente di utilizzare lo stesso progetto per una vasta gamma di clienti.
Tuttavia, senza gate fissi nel blocco programmabile, la progettazione del resto dell’ASIC può diventare più complessa.

Analogamente, la complessità dell’FPGA embedded nell’ASIC influisce su tutti i livelli della catena di progettazione fisica, ad esempio i test, la pianificazione e il layout della produzione, l’analisi del timing e la chiusura del timing.
Per offrire alcuni dei vantaggi più evidenti della riprogrammabilità diretta, il dispositivo deve avere il supporto per la programmazione. Poiché l’ASIC è fisso, è necessario fornire un certo tipo di timing. Se l’FPGA embedded non è un dispositivo standard disponibile in commercio, deve essere disponibile il software per creare le configurazioni.

Di base la presenza di un blocco di FPGA è molto simile alle problematiche associate ai grandi blocchi di SRAM nei progetti di ASIC, dove la dimensione e le proporzioni influiscono sul progetto. A causa della necessità di risorse di routing riconfigurabili in un FPGA, la densità dei gate tende ad essere inferiore rispetto a quella dei progetti semplici basati su celle di ASIC.

La dimensione dei blocchi FPGA da utilizzare deve essere nota e presa in considerazione nelle fasi iniziali, in particolare durante il dimensionamento dei die. Potrebbero anche verificarsi problemi di routing delle celle. Se la cella FPGA è molto grande, i bus di segnali di routing sopra la cella fissa potrebbero presentare problemi di integrità del segnale e violazioni del ramptime. Il vantaggio più importante degli FPGA embedded è la possibilità di cambiare direttamente la configurazione in uso.

Una delle situazioni più interessati riguarda una relazione tra un VAR e un OEM, dove gli utenti del dispositivo lo personalizzano per varie piattaforme applicative dei clienti. L’unico problema serio associato alla risintetizzazione del codice riguarda la quantità di informazioni che è necessario fornire. Il contratto di timing è di importanza strategica in questo caso.

Senza restrizioni di timing la sintesi viene eseguita alla cieca, quindi è necessario eseguire una pianificazione con modelli di simulazione crittografati relativa al modo in cui l’utente programmerà ed eseguirà il debug del codice sintetizzato.
La possibilità di incorporare blocchi FPGA nei progetti ASIC offre ai progettisti una vasta gamma di vantaggi ma anche nuove sfide. Tuttavia, incorporando ulteriori attività di pianificazione nel processo di progettazione, queste sfide possono essere trasformate in pietre miliari nel successo di un progetto di FPGA embedded.

A tale proposito Lsi Logic propone il core LiquidLogic, una tecnologia di logica programmabile e embedded che può essere utilizzata nei design SoC Asic e Assp. Si tratta di una funzionalità che offre ai progettisti il meglio delle tecnologie Asic e di quelle programmabili: la flessibilità e le ampie possibilità di riconfigurazione della logica programmabile e i costi inferiori, il consumo ridotto di energia, l’alta densità e le prestazioni elevate di Asic e Assp.

Scarica l'allegato

• 
• Tweet
• Pin It
• Condividi per email