EO_450

32 / 102

POWER INTERMEDIATE-BUS
32 - ELETTRONICA OGGI 450 - NOVEMBRE/DICEMBRE 2015
Tensioni del bus intermedio
più elevate grazie
all’evoluzione tecnologica
L’impiego sempre più massiccio di proces-
sori multi-core a elevato grado di integra-
zione e di dispositivi SoC (System-on-Chip)
nei server e negli switch utilizzati nel settore ICT
(Information and Communications Technology) ha
comportato un notevole incremento della densità
di potenza. Un decennio fa una scheda ospitava di
norma un processore ad alta velocità con i relativi
dispositivi di supporto per un consumo totale infe-
riore a 250W.
Grazie all’integrazione sempre più spinta, i progetti-
sti hanno ora l’opportunità di integrare nella mede-
sima scheda più SoC e processori da 200W. Nel giro
di pochi anni si potrebbe passare da blade e schede di com-
mutazione che consumano meno di 1 kW ciascuna a disposi-
tivi con consumi dell’ordine di 5 kW. In termini di corrente, la
domanda sta aumentando a ritmi ancora più rapidi.
Per quel che riguarda i processi produttivi, le tendenze più re-
centi indicano, in modo particolare dopo la recente introduzio-
ne dei processi basati sui finFET, che i livelli della tensione del
core diminuiranno ulteriormente rispetto a quelli attuali, che
sono di poco inferiori a 1V. A causa dell’aumento quadratico
dei consumi di potenza attiva al diminuire della tensione, la
tensione di alimentazione del core principale potrebbe scen-
dere a 0,6V. Tutto ciò si traduce in un ulteriore incremento del-
la corrente.
Il profilo dei consumi di potenza dei finFET è molto più dina-
mico rispetto a quello dei dispositivi realizzati con i processi
CMOS. La corrente di dispersione dei finFET è sostanzialmente
inferiore rispetto a quella dei transistor CMOS planari. La strut-
tura dei finFET permette di ottenere prestazioni più elevate e
raggiungere frequenze di clock superiori a 3 GHz, ma il consu-
mo di potenza dinamica può essere maggiore alle velocità di
clock più alte a causa dell’incremento di capacità imputabile
alla più complessa struttura 3D del transistor.
Poiché i produttori di SoC sono decisamente orientati a sfrut-
tare i vantaggi a livello di prestazioni offerti dai finFET, il rischio
è che la richiesta di potenza possa diventare ancora più va-
riabile rispetto a quella attuale, il che comporta il verificarsi
di picchi di elevata intensità nella richiesta di corrente; tutta-
via, a causa dei limiti termici, tali picchi potrebbero essere di
breve durata. Se a tutto ciò si abbina l’aumento della densità
logica – resa possibile dallo sviluppo di strutture di finFET più
efficienti e dalla riduzione delle geometrie previsto dalla legge
di Moore – è assai probabile prevedere per sistemi telecom e
Martin Hägerdal
President
Per limitare le perdite prodotte dalla distribuzione
di correnti di valore elevato, le aziende che
sviluppano sistemi stanno valutando l’opportunità
di utilizzare tensioni del bus intermedio più alte:
tutto ciò è possibile anche grazie all’adozione di
tecniche digitali e all’utilizzo di nuovi dispositivi
realizzati in nitruro di gallio
Fig. 1 – Le variazioni nella distribuzione della tensione comporteranno l’uso di ten-
sioni DC di valore più elevato