62 / 86
EMBEDDED
54 • NOVEMBRE • 2014
62
HARDWARE
SFF
piste sulla scheda stampata e di tutti i connettori ma nelle
condizioni ideali dovrebbe essere sempre uguale anche nei
punti di contatto fra le parti perché altrimenti si creano delle
riflessioni che fanno perdere energia ai segnali degradando-
ne la riconoscibilità. Purtroppo, in realtà non è così perché
l’accoppiamento fra le schede, i connettori e i cavi non è mai
perfetto e peggiora in proporzione con la velocità dei segnali
e con la vicinanza fra le linee, imponendo restrizioni più se-
vere proprio alle interfacce di nuova generazione. Un po’ si
migliora con le linee differenziali che riescono ad abbattere
le interferenze comuni, perché i simboli sono riconosciuti
come differenza fra due linee annullando gli offset dovuti al
rumore indipendentemente dalla velocità dei segnali. Tutta-
via, lo svantaggio delle linee differenziali è il basso voltaggio
del segnale differenziale che può far diminuire l’energia dei
segnali nelle tratte più lunghe e soprattutto ad alta velocità
può deteriorare il riconoscimento dei simboli nei collega-
menti oltre qualche dm.
Una tecnica molto diffusa per la verifica del corretto setup
delle connessioni è l’In-Circuit-Testing, che si esegue facen-
do passare un segnale noto attraverso un’interfaccia e misu-
rando ciò che passa e ciò che viene riflesso o in qualunque
modo alterato. Purtroppo con i moderni package BGA da
centinaia di sfere di contatto questa metodologia è improba
e pertanto oggi bisogna ricorrere a strumenti fatti apposta
per l’In-Signal-Testing e affiancare anche degli adeguati stru-
menti di simulazione pre-layout e post-layout per valutare
le prestazioni dei connettori, dei cablaggi e delle saldature
dei circuiti integrati sulle schede. La messa a punto delle
interfacce può essere considerata una fase preliminare nel
ciclo di sviluppo di un sistema embedded e, tuttavia, incide
pesantemente sull’integrità dei segnali, sulla qualità delle
prestazioni e perciò anche sulle decisioni del progettista al
momento della scelta fra componenti e sottosistemi rugged
oppure commerciali.
Test analogici su simboli digitali
D’altro canto, la scarsa integrità dei segnali non è sempre
rilevabile con i test preliminari sui sistemi, perché non si è
mai sicuri di prevedere davvero tutto ciò che può succedere
nell’ambiente applicativo che li circonda nel corso del loro
intero ciclo vitale. I segnali nei sistemi e nei sottosistemi li-
mitrofi possono sommarsi in alcuni momenti assolutamen-
te casuali, nei quali si trovano tutti al loro massimo picco e
pertanto diventano per brevi momenti aggressivi generando
rumore intermittente, che a sua volta danneggia alcune brevi
sequenze di simboli. Questi eventi possono sfuggire ai test
preliminari sulle interfacce proprio perché sono tempora-
nei e perciò richiedono degli approfonditi metodi di verifica
Test-to-Fail capaci di individuare i peggiori scenari possibi-
li (Worst-Case Scenario). Nelle moderne interfacce PCIe
Gen3, Sata 6 Gbps e USB 3.0 questa problematica è stata
considerata e oggi alla loro accensione parte immediatamen-
te l’inizializzazione di entrambi i transceiver di trasmissione
e di ricezione, con annessa prova di trasferimento sulla linea
finalizzata a negoziare la velocità di trasmissione più adegua-
ta per minimizzare rumore, errori e malfunzionamenti e mi-
gliorare quanto più possibile l’integrità dei segnali.
Si noti che, soprattutto con i segnali ad alta velocità, gran
parte del lavoro occorrente per affinare e rendere maggior-
mente immuni da errori le forme d’onda dei simboli binari
si fa considerando gli impulsi di tensione che li trasportano
dal punto di vista analogico. Purtroppo, per questo motivo
gli strumenti per catturare, analizzare e verificare i segna-
li alle bande di frequenza dell’ordine della decina di GHz
sono costosi e, inoltre, i test devono anche essere affiancati
da un’adeguata fase di simulazione preliminare. Per di più,
questi costi crescono proprio quando si cerca di far convive-
re nello stesso sistema i sottosistemi di diversi costruttori e
si scopre che nei punti di contatto non c’è mai un accoppia-
mento adeguato. A maggior ragione, quando si affiancano
sottosistemi rugged e commerciali, i disaccoppiamenti a li-
vello delle interfacce possono richiedere un lungo lavoro di
messa a punto per ottimizzare l’integrità dei segnali, con la
conseguenza di aumentare inevitabilmente la probabilità di
errore nel funzionamento a regime del sistema. Questo è un
rischio da valutare attentamente prima di mescolare insieme
i componenti commerciali e rugged.
Fig. 2 – Un adattatore Connect Tech che consen-
te di installare le schede PCIe/104 e PCI/104-
Express negli slot standard PCI Express