Banda larga per gli Fpga da 28 nm di Altera

• 
• Tweet
• Pin It
• Condividi per email

La nuova linea Stratix V annunciata dalla società rappresenta un nuovo punto di riferimento in termini di ampiezza di band per quel che riguarda i dispositivi programmabili

Monaco di Baviera 19/04/2010 – In grado di garantire una capacità di commutazione seriale pari a 1,6 Tbps, gli FPGA Stratix V di recente annunciati da Altera sono i dispositivi a più estesa ampiezza di banda al momento disponibili sul mercato. Questi FPGA della prossima generazione realizzata con geometrie da 28 nm, annunciati nel corso di una conferenza stampa a Monaco di Baviera, sfruttano un gran numero di innovazioni tecnologiche e geometrie di processo di 28 nm per ridurre costi e consumi nelle applicazioni di prevedono ampiezze di banda estese.

Realizzati mediante il processo HP (High-Performance) da 28 nm messo a punto da TSMC, gli FPGA della famiglia Stratix V mettono a disposizione fino a 1,1 milione di elementi logici (LE), 53 Mbit di memoria embedded e 3680 moltiplicatori 18 x 18, oltre a transceiver integrati operanti a una velocità massima di 28 Gbps. A corredo è inclusa una gamma decisamente ampia di blocchi IP (Intellectual Property) hard per applicazioni specifiche grazie ai quali è possibile incrementare prestazioni e livelli di integrazione senza penalizzazione alcuna per quel che riguarda costi e consumi.

“Le innovazioni che abbiamo apportato alla nostra famiglia di FPGA di quinta generazione – ha sottolineato Paul Ekas, director, component product planning di Altera nel corso dell’evento di presentazione – permettono di incrementare drasticamente la densità e le prestazioni di I/O dei dispositivi di fascia alta, rafforzando ulteriormente la competitività delle nostre soluzioni rispetto a quelle basate su ASIC e ASSP”.

Paul Ekas, director, component product planning di Altera

“Altera è da sempre impegnata a fornire soluzioni all’avanguardia alle problematiche legate all’aumento dell’ampiezza di banda – ha proseguito Ekas – nel pieno rispetto dei vincoli in termini di costi e consumi imposti ai progettisti. Dal nucleo centrale agli I/O, abbiamo preso in considerazione tutti gli aspetti di questi nuovi FPGA, in modo da assicurare i più elevati livelli di prestazioni, densità e integrazione”.

Stratix V: ampiezza di banda, innanzitutto
Gli FPGA Stratix V nelle versioni GX e GS dispongono di un massimo di 66 transceiver ad alte prestazioni e bassi consumi operanti a velocità che possono arrivare a 12,5 Gbps. I nuovi FPGA Stratix V supportano e assicurano la conformità con numerosi protocolli 3G, 6G e 10G e con diversi standard elettrici quali 10G/40G/100G, Interlaken e PCI Express (PCIe) Gen. 3, Gen. 2 e Gen.1. I dispositivi garantiscono la diretta interoperabilità con backplane 10G (10GBASE-KR) e moduli ottici. I transceiver operanti a 28 Gbps della serie Stratix V GT, progettati per soddisfare la specifica CEI-28G, consumano solamente 200 mW per canale, fattore questo che contribuisce alla drastica riduzione del profilo potenza/ampiezza di banda.

Oltre a transceiver a estesa ampiezza di banda, questi FPGA di quinta generazione integrano un’interfaccia di memoria DDR3 a 1.600 Mbps in configurazione 7×72 bit e canali LVDS in grado di operare a velocità di 1,6 Gbps sugli I/O qualunque sia la loro ubicazione. Altera ha apportato parecchie migliorie all’architettura del core degli FPGA Stratix V, tutte finalizzate a garantire un incremento sia di efficienza, in termini di logica e di occupazione di spazio, sia di prestazioni a livello di sistema. Tra queste si possono annoverare:

• nuova architettura del modulo ALM (Adaptive Logic Module) – sono stati previsti fino a un massimo di 800K registri aggiuntivi nei dispositivi di maggiori dimensioni al fine di ottimizzare l’efficienza logica. L’architettura di questo modulo è ideale per tutti quei progetti che prevedono un massiccio ricorso a registri e strutture pipeline;

• miglioramento della struttura della memoria embedded che dispone di blocchi M20K – in questo modo è possibile migliorare l’efficienza in termini di ingombri e garantire prestazioni superiori;

• primo blocco DSP a precisione variabile – garantisce i più elevati livelli di efficienza e prestazioni attraverso percorsi dati (data-path) DSP a precisione multipla;

• semplicità nelle operazioni di riconfigurazione parziale – consente ai progettisti di riconfigurare sezioni dell’FPGA mentre le altre funzionano nel modo previsto.

L’integrazione di blocchi IP hard risulta particolarmente spinta, in modo da incrementare le potenzialità dei dispositivi senza alcuna penalizzazione in termini di costi e di consumi. Tra le funzioni implementate sotto forma di blocchi IP hard si possono segnalare le seguenti: PCIe Gen3, Gen2 e Gen1, Ethernet 40G/100G, CPRI/OBSAI, Interlaken, Serial RapidIO (SRIO) 2.0 e 10 Gigabit Ethernet (GbE) 10 GBASE-R. Le interfacce di memoria con percorsi di lettura/scrittura implementati sempre sotto questa forma comprendono DDR3, RLDRAM II e QDR II+.

Come annunciato all’inizio dell’anno nel comunicato “FPGA a 28 nm: le innovazioni firmate Altera”, gli FPGA Stratix V rendono disponibili gli Embedded HardCopy Blocks. Grazie a questa avanzata metodologia è possibile cambiare in tempi rapidi le funzioni implementate come blocchi IP hard all’interno dell’FPGA in modo da consentire lo sviluppo di versioni dei dispositivi ottimizzate per una particolare applicazione in un tempo compreso fra tre e sei mesi. Gli Embedded HardCopy Blocks mettono a disposizione degli utenti l’equivalente di 700K LE supplementari, con un consumo di potenza inferiore del 65% rispetto a un’implementazione mediante logica soft.

Verso gli ASIC HardCopy V
Per gli utilizzatori degli FPGA della serie Stratix V è previsto un percorso di migrazione economico e a basso rischio grazie ai dispositivi ASIC HardCopy V. Ulteriori informazioni relative a questi componenti saranno disponibili in tempi brevi. I primi campioni degli FPGA Stratix V saranno disponibili entro il primo trimestre del 2011. Questi nuovi FPGA saranno supportati dalla versione 10.0 del software Quartus II entro il secondo trimestre del 2011. Un’ampia raccolta di white paper, video e documentazione tecnica che mettono in luce le potenzialità degli FPGA Stratix V per la risoluzione delle più impegnative problematiche di progetto è disponibile sul sito Web della società
.

Quattro versioni, innumerevoli applicazioni
Le versioni disponibili sono le seguenti:

• Stratix V GT – i soli FPGA al momento disponibili con transceiver integrati a 28 Gbps destinati a sistemi operanti a velocità di 100G e superiori.

• Stratix V GX – appositamente ideati per soddisfare i requisiti di una vasta gamma di applicazioni e dotati di transceiver operanti a velocità comprese tra 600 Mbps e 12,5 Gbps.

• Stratix V GS – Ottimizzati per applicazioni DSP (Digital Signal Processing) a elevate prestazioni, dispongono anch’essi di transceiver operanti a velocità comprese tra 600 Mbps e 12,5 Gbps.

• Stratix V E – Si tratta degli FPGA a più elevata densità ideali per applicazioni quali prototipazione ASIC, emulazione o elaborazione ad alte prestazioni.

Queste quattro versioni sono destinate a una vasta gamma di applicazioni nei mercati delle comunicazioni wireless e cablate, militare, del broadcast, dei sistemi di elaborazione e di memorizzazione, del collaudo e medicale.

Alessandro Nobile

• 
• Tweet
• Pin It
• Condividi per email