L
’Internet delle Cose e l’elet-
tronica mobile e ‘da indossare’
(wearable electronics), con la
loro domanda di sistemi ibridi
compatti caratterizzati da costi e
tempi di sviluppo ridotti, stanno
spostando il focus della miniatu-
rizzazione dai chip monolitici ai
sistemi eterogenei. I normali cir-
cuiti stampati si rivelano sempre
più spesso inadatti a rispettare
i vincoli in termini di dimensioni,
consumi e larghezza di banda,
a causa della lunghezza, della
resistività e degli effetti parassi-
ti delle piste in rame. Anche la
strada dell’integrazione mono-
litica – tanto efficace in sistemi
omogenei come memorie e mi-
croprocessori e ottimizzata nei
System-on-Chip (SoC) – mo-
stra la corda quando si tratta di
incorporare sullo stesso chip
sottosistemi di diversa natura.
L’incompatibilità tra le varie tec-
niche di integrazione può riguar-
dare tanto i materiali e i processi
(Si, SiGe, GaAs, GaN...) quanto
lo stadio di maturazione di una
data tecnologia.
Le tecniche di integrazione ete-
rogenea permettono di incorpo-
rare nello stesso sistema com-
ponenti realizzati con i rispettivi
processi allo stato dell’arte, op-
pure spingersi ai limiti solo per
quei sottosistemi che lo richie-
dano espressamente, riducendo
costi e tempi di sviluppo.
Le soluzioni di packaging ad
alta densità di questo tipo com-
prendono in particolare i packa-
ge multi-chip (MCP), i moduli
multi-chip (MCM) e i System-in-
Package (SiP).
I sistemi MCP raccolgono in
un unico contenitore più circuiti
integrati standard, collegandoli
tra loro per mezzo della loro pie-
dinatura tradizionale (Dip, Soj,
Qfp e Bga); questi sistemi sono
impiegati per racchiudere in
uno stesso package le memorie
Sram e Flash degli apparecchi di
telefonia mobile.
I moduli MCM sono sistemi in
cui due o più chip sono inter-
connessi tra loro su un substrato
comune; a differenza che su un
circuito stampato, i collegamenti
– realizzabili con diverse tecnolo-
gie (wire-bonding, Tab-bonding,
flip-chip...) – tra i vari die offrono
ottime prestazioni in termini di
banda, consumi e compattezza.
Rispetto agli MCM i SiP promet-
tono un incremento della densità
di integrazione e una riduzione
del time-to-market. Oltre ai chip,
connessi con tecniche di vario
tipo, incorporano tutti i compo-
nenti necessari a creare un’unità
funzionale, un vero e proprio si-
stema autocontenuto.
Uno studio condotto l’anno scor-
so da
Marketsandmarkets, “Sy-
stem in Package (SIP) Market
Global Trends & Forecasts 2014
- 2020” ipotizza che il fatturato
globale del mercato SiP possa
toccare 18,10 miliardi di dollari
nel 2020, con un Cagr stimato
del 9,57% sul periodo 2014-
2020. A stimolare la diffusione
di questa famiglia di tecnologie
di integrazione eterogenea ci
sarebbero in particolare le ap-
plicazioni di sicurezza nei settori
automobilistico e ferroviario. Nel
complesso, la maggior doman-
da di sistemi SiP perverrà dal
settore consumer. Secondo gli
analisti, potrebbero essere le
esigenze di sviluppo rapido delle
soluzioni per IoT, informatica in
mobilità e wearable electronics
a rendere SiP una tecnologia
mainstream nell’industria dei
semiconduttori. È un System-in-
Package il prodotto di
ASEche,
dietro la sigla S1, racchiude gran
parte dell’elettronica dell
’ AppleWatch. Ed è SiP anche il cuore
del prodotto orientato al merca-
to wearable che
Samsungha
presentato lo scorso settembre
alla
SoC Design Conference 2015. Si tratta di un sistema che
incorpora un processore per ap-
plicazioni ‘bio’, memoria Flash,
driver video, modulo Bluetooth e
svariati sensori biologici.
Al di là del wearable,
Alteraha
recentemente annunciato di
aver adottato un approccio SiP
per la nuova famiglia di prodot-
ti Stratix 10. Grazie alla tecnica
Embedded Multi-die Intercon-
nect Bridge (EMIB) messa a
punto da
Intelè possibile con-
nettere componenti in diversa
tecnologia, in particolare la logi-
ca programmabile ai transceiver,
per mezzo di piccoli ed efficienti
ponti locali immersi nel substrato
comune.
EON
ews
n
.
592
-
dicembre
2015
3
M
assimo
G
iussani
T
erza
P
agina
Le esigenze di miniaturizzazione e integrazione
di sottosistemi eterogenei spingono le soluzio-
ni System-in-Package
Dai
SoC
ai
SiP
7(B0LFURPDWFKB [ B,7 LQGG
30
Fonte: Altera