23 / 86
TECH INSIGHT
NEWS TECHNOLOGIES
La tecnologia più adatta per ogni building block
Nei prossimi anni vedremo l’uso della tecnologia 3D per i chip in una gamma sempre più ampia di applicazioni,
specialmente laddove tali applicazioni richiedono una elevata di potenza di calcolo e capacità di memoria. Que-
sti impieghi comprenderanno server multi-core e applicazioni relative all’intelligenza artificiale. I sistemi diven-
teranno anche sempre più “eterogenei”, il che significa che la tecnologia 3D è essenziale. Un sistema eterogeneo
è costituito da vari componenti specializzati, come memorie, sensori di immagine, elettronica III-V per funzioni
analogiche e RF, processori, elettronica a bassa potenza, eccetera. Progettando e realizzando ciascuno di questi
componenti separatamente con la tecnologia più appropriata e successivamente integrandoli tutti in un’unica
unità tramite la tecnologia 3D, saremo in grado di fare progressi ancora maggiori in termini di prestazioni, costi
e consumo di energia dei sistemi elettronici.
Il collegamento wafer-to-wafer
A imec abbiamo creduto a lungo nelle potenzialità della tecnologia 3D e stiamo dedicando una grande quantità
di energia per il suo miglioramento. Nel 2017, per esempio, abbiamo ottenuto risultati eccellenti con il collega-
mento wafer-to-wafer. Durante l’anno, siamo riusciti a ridurre ulteriormente la distanza tra i collegamenti dei
chip (passo) nel bonding ibrido wafer-wafer a 1,4 µm (l’attuale passo standard nell’industria è 6 µm). Riteniamo
che un passo di 0,7 µm dovrebbe essere possibile per il 2018. Questa ricerca è strettamente legata al lavoro
dei fornitori di apparecchiature 3D che fanno parte del nostro programma 3D. Sempre nel 2017, nell’area del
collegamento wafer-to-wafer, ma questa volta per la tecnologia Via-Last, siamo riusciti a ridurre il diametro
delle interconnessioni metallizzate nel silicio (Through-silicon Via) a 1 µm, con un passo di 2 µm (lo standard
attuale nell’industria è un diametro di 5 µm e un passo di 10 µm). Nel 2018 amplieremo ulteriormente la nostra
tecnologia ottimizzata per includere la sovrapposizione di 4, 8 e 16 wafer. La sovrapposizione di così tanti wafer
è particolarmente importante per le applicazioni di memoria. Per la tecnologia die-to-wafer siamo stati in grado
di raggiungere al momento un passo di 10 µm per le microbump. Nel 2017, l’attenzione si è concentrata sullo
sviluppo di tecniche di bonding collettivo in modo che il processo die-to-wafer possa essere eseguito più velo-
cemente e a un costo inferiore. Negli attuali processi die-to-wafer i chip sono ancora trasferiti uno per uno. Con
il bonding collettivo, d’altra parte, i chip sono posti su un wafer di supporto e trasferiti insieme a un altro wafer
per il bonding. Nel 2017, abbiamo sviluppato un concept flow per questo processo e dimostrato la sua fattibilità