EO_452

35 / 104

35 - ELETTRONICA OGGI 452 - MARZO 2016
a livello dei singoli core e ciò complica sia la pro-
gettazione software sia la messa a punto hardware.
A tal proposito va, tuttavia, considerato che ancor
oggi permane la consuetudine di proteggere alcu-
ni algoritmi considerati strategici da parte di taluni
costruttori che li farciscono di personalizzazioni
non condivisibili agli altri costruttori malgrado ciò
non sia mai gradito ai progettisti perché costituisce
un ostacolo all’evoluzione di tutte le tecnologie e in
particolar modo del MultiProcessing che richiede
la massima circolazione delle idee fra gli addetti ai
lavori. Far lavorare insieme più core implica l’even-
tualità di attivare simultaneamente più sottopro-
grammi per farli eseguire con tempistiche che sui
vari core possono essere molto simili oppure del
tutto diverse e ciò comporta dei rischi di conflitto
nell’utilizzo delle risorse comuni perché qualunque
meccanismo di arbitraggio si utilizzi rimane sempre
la possibilità che una o più task risultino più rapide
rispetto ad altre eseguite più lentamente oppure
che l’attività di una task interferisca con quella di
un’altra per esempio cambiando lo stato di un bus
oppure occupando una parte di memoria già utiliz-
zata e perciò creando condizioni d’instabilità che
possono propagarsi fino a degradare le prestazioni
del processore. L’unica cosa da fare per risolvere
le probabilità di conflitto fra le task è complicare
ulteriormente sia la progettazione degli algoritmi in
parallelo sia la loro verifica funzionale in hardware
e ciò significa innalzare di conseguenza i tempi e i
costi del ciclo di sviluppo.
SoC All-in-one
ha ampliato il concetto
di processore eterogeneo realizzando il System-
on-Chip SnapDragon 820 che definisce “all-in-one”
perché capace di essere generico e specializzato
al tempo stesso e svolgere le mansioni di CPU, DSP
e GPU nonché comandare una videocamera e un
display. Queste caratteristiche sono ottime per gli
smartphone di nuova generazione dov’è impensa-
bile installare tre o quattro processori mentre l’820
consente di garantire tutte le prestazioni necessarie
minimizzando i consumi e la dissipazione termica.
A differenza dei processori SnapDragon 810 e 808
che usavano una CPU ARM Cortex A57 nell’820
è stata ripresa l’architettura custom Krait a 32 bit
concepita due anni fa per l’805 e riprogettata ex-no-
vo per trasformarla in un’architettura a 64 bit quad-
core denominata Kryo e fabbricata in geometria di
riga da 14 nm con
i nuovi transistor
FinFET. Grazie a
ciò il clock è di
2,2 GHz e assicura
prestazioni circa
doppie e consumi
più che dimezzati
rispetto al prece-
dente SnapDragon
810. A bordo c’è il
Symphony System
Manager che co-
manda le tempo-
rizzazioni per l’in-
tero SoC e quindi anche per il DSP Hexagon 680, la
GPU Adreno 530, la camera ISP Spectra e il Display
Engine. Anche questi moduli sono di progettazione
Qualcomm che ha voluto così realizzare un SoC in-
teramente custom dove Symphony può decidere
quali e quante risorse assegnare ai core in modo di-
namico e, per esempio, aumentare il clock alla cam-
era e alla GPU quando l’utente usa lo smartphone
per filmare. Lo stesso DSP Hexagon è configurato in
modo da mantenere always-on solo l’audio e il dis-
play mentre per le altre task è il Symphony a decid-
ere. In questo DSP sono state introdotte le Hexagon
Vector eXtension HVX che consentono di eseguire
istruzioni SIMD (Single-Instruction Multiple-Data)
su fino a 1024 bit in parallelo su quattro ALU per un
totale di 4096 bit elaborati in ogni ciclo. Un’altra no-
vità introdotta è il software Qualcomm Zeroth detto
anche Cognitive Computing Platform perché valuta
le abitudini dell’utente imparando a memorizzare
le configurazioni più frequenti del SoC in modo da
migliorare l’intelligenza dell’apparecchio e renderlo
più efficace nell’adattarsi alle nuove configurazioni.
Core adattativi
ha recentemente rilasciato
la nuova famiglia dei microcontrollori PIC32MZ EF
che sfruttano la virtualizzazione hardware propos-
ta da nei suoi ultimi MIPS
M5150 a 32 bit. Ricordiamo che Imagination pos-
siede oggi l’architettura “Microprocessor without
Interlocked Pipeline Stages” più nota con l’originale
etichetta MIPS Technologies e caratterizzata da un
parallelismo a livello delle istruzioni che consente
di scomporre gli algoritmi in più flussi di elabora-
zione (nei MIPS erano le pipeline) che ne acceler-
TECH-FOCUS
NEW COMPUTING
Fig. 2 – I microcontrollori Microchip PIC32MZ EF sfruttano la
virtualizzazione hardware dei core Imagination Technologies
M5150 per partizionare l’esecuzione degli algoritmi e offrire 3,28
di CoreMark/MHz