![Show Menu](styles/mobile-menu.png)
![Page Background](./../common/page-substrates/page0030.png)
30
- ELETTRONICA OGGI 441 - NOVEMBRE/DICEMBRE 2014
TECH INSIGHT
POWER
un’attenta riprogettazione
delle interfacce di collega-
mento fra le unità, in modo
tale da renderle più adatte
alla gestione delle temporiz-
zazioni multiple. È a questo
livello però che si conse-
guono i vantaggi in termini
di riduzione dei tempi di la-
tenza fra i sottosistemi, mi-
glioramento dell’efficienza
energetica, aumento della
vita media dei chip e pre-
stazioni più orientate alle
applicazioni. I nuovi CMP
potranno contenere sia pro-
cessori
general-purpose
sia coprocessori dedica-
ti, oltre a moduli analogici
per l’interfacciamento dei
sensori in proporzioni va-
riabili orientate alle appli-
cazioni. Per ciascuna unità
le risorse sono ovviamente
limitate ma, se configurate
e programmate bene, il si-
stema risultante consente
di migliorare le prestazioni
massimizzando l’efficienza
energetica. Va tenuto conto,
tuttavia, che non tutti que-
sti sottosistemi sono predi-
sposti per il funzionamento
in parallelo e per alcuni la
temporizzazione potrà esse-
re inevitabilmente asincro-
na rispetto agli altri. Questo
fenomeno pone un’ulteriore
difficoltà al momento della
progettazione di questi si-
stemi, che però porta a sua
volta a una miglior differen-
ziazione degli ambiti appli-
cativi dove i CMP potranno
trovare mercato. Sarà la
convenienza fra le architet-
ture generiche e quelle spe-
cializzate o fra la matematica
in virgola fissa o in virgola
mobile che potrà favorire
la scelta di una configura-
zione piuttosto di un’altra.
Si pensi, per esempio, che
una CPU generica deve ne-
cessariamente privilegiare
la flessibilità nella gestione
degli interrupt per soddisfa-
re un’ampia gamma di fun-
zionalità operative, mentre
i DSP e le GPU hanno l’ob-
bligo di ignorare per quanto
possibile gli interrupt per
poter elaborare le lunghe
sequenze numeriche che
rappresentano i segnali au-
dio e video. Inoltre, le unità
algebriche (ALU) in virgola
fissa occupano meno spazio
sul silicio, sono più veloci e
consumano meno energia
ma limitano la precisione
al numero dei decimali di-
sponibili, mentre quelle in
virgola mobile esprimono
i numeri in termini di man-
tissa ed esponente senza
perderne alcuna frazione e
perciò consentono un’as-
soluta fedeltà aritmetica ma
necessitano di maggior po-
tenza hardware. Sono solo
due esempi di impostazioni
diverse a livello circuitale
che necessitano di un’accu-
rata progettazione proprio a
livello delle temporizzazioni.
Core eterogenei orientati
alle applicazioni
Il report “Heterogeneous
Mobile Processing & Com-
puting Market – Forecast
& Analysis to 2014 – 2020”
appena pubblicato da
Re-
search&Markets
prevede
una crescita di mercato con
CAGR del 20.75% per i siste-
mi eterogenei (HMP) proprio
nel settore mobile perché la
maggior integrazione con-
sente una miglior efficienza
sul silicio che si traduce in
un rapporto prestazioni/
consumo vantaggioso so-
prattutto per le applicazioni
portatili e palmari tipiche di
smartphone e tablet. Secon-
do gli analisti, nei prossimi
cinque anni aumenteranno
i chip composti da più core
eterogenei e i primi che si
vedranno apparire saranno
i chip ibridi con CPU, GPU
e DSP, cui si aggiungeran-
no gradualmente i motori
crittografici, le NPU e i front-
end Wi-Fi, GPS e Bluetooth,
mentre parallelamente si
svilupperanno le tecniche
di integrazione che con-
sentiranno di amalgamare
nell’insieme anche gli Fpga,
purché piccoli. A tal propo-
sito è opportuno precisare
che non si tratta di aggiun-
gere moduli preconfezionati
assegnati alle porte logiche
degli Fpga, ma piuttosto di
sfruttare la semplicità di in-
terfacciamento fra i sottosi-
stemi che i gate consentono,
perché questo vantaggio si
rivela oltremodo prezioso
proprio per i sistemi etero-
genei.
Un recentissimo report
IBIS
stima che all’incirca nel
2020 oltre il 70% dei cir-
cuiti integrati che non sia-
no memorie saranno chip
a segnali misti contenenti
moduli digitali, sottosistemi
analogici e interfacce I/O.
Inoltre, l’aumento dei moduli
analogici nei chip favorirà i
costruttori di prodotti a se-
miconduttore fabless (senza
fabbrica), perché saranno
agevolati nell’ideare i nuovi
chip multiprocessore con
funzionalità
eterogenee.
Nello stesso report si legge
che ciò farà ricrescere l’inte-
resse verso gli Asic, che da
qualche tempo molti reputa-
no in graduale inesorabile
declino mentre ora si scopre
che possono risolvere molte
problematiche a livello del
silicio, proprio perché per
alcuni aspetti somigliano
ai CMP. In effetti, a sentire
i progettisti affezionati agli
Asic dicono tutti che sempre
più spesso per loro è molto
più semplice progettare
ex-novo
un
circuito
specializzato piuttosto che
adattare uno dei moderni
sofisticatissimi Fpga a fare
qualcosa di specialistico.
E poi sono proprio i tool
attualmente diffusi per lo
sviluppo degli Asic che con
gli opportuni adattamenti
verranno utilizzati per rea-
lizzare i nuovi CMP. C’è un
ulteriore aspetto da consi-
derare, che deriva dalla re-
cente crescita esponenziale
dei piccoli sistemi Ultra Low
Power per le applicazioni
per Internet-of-Things, che
assumeranno a breve termi-
ne un’infinità di conforma-
zioni e per questi prodotti il
miglior rapporto prestazio-
ni/consumi dei CMP etero-
genei potrebbe fondere l’in-
dispensabile contenimento
dei consumi insieme al pre-
zioso vantaggio di integrare
insieme ai processori anche
i sensori, i moduli analogici
per la raccolta dell’energia
ambientale (Energy Har-
vesting), i front-end per la
connettività senza fili e qual-
sivoglia sottosistema per ap-
plicazioni specifiche.
Q