Elettronica_Oggi_441

29 / 104

29 - ELETTRONICA OGGI 441 - NOVEMBRE/DICEMBRE 2014
TECH INSIGHT
CMP
Li hanno già battezzati
Chip MultiProcessor, o
CMP, per evidenziarne la
natura fondamentalmen-
te multicore ma molto più
eterogenea nelle funziona-
lità applicative rispetto agli
attuali multicore. In altre
parole non si tratta solo
di integrare più core nello
stesso silicio, ma di diver-
sificarne le caratteristiche
pur conservando un’unica
armonia di temporizzazio-
ne per tutti i sottosistemi
ospitati a bordo. Oggi pro-
liferano le unità di elabo-
razione composte da deci-
ne e persino centinaia di
CPU elementari ma con le
attuali tecnologie sono pre-
valentemente tutte ugua-
li, ossia impostate con la
stessa configurazione e con
l’unica possibilità di offri-
re le medesime prestazioni
applicative, pur premiate
dall’impostazione in paralle-
lo. Da qualche anno sembra
decisamente imporsi l’inno-
vativa tendenza di mercato
concepita dai costruttori di
sistemi-sul-silicio, che con-
sta nel realizzare chip etero-
genei dove possano convi-
vere più moduli attivi fra le
unità più diffusamente cono-
sciute come CPU (Central
Processing Unit), DSP
(Digital Signal Processing),
GPU (Graphics Processing
Unit), NPU (Network
Processing Unit), Fpga
(Field-Programmable Gate
Array), Microprogrammed
Control Unit (MCU) e Asic
(Application Specific
Integrated Circuit).
Questo approccio ha dei
vantaggi straordinari so-
prattutto dal punto di vista
applicativo, ma implica un
forte passo avanti della tec-
nologia a livello del silicio
fra i collegamenti tra le di-
verse unità di calcolo e ciò
significa un ulteriore svi-
luppo di quei fondamentali
acceleratori hardware (HA,
Hardware Accelerator), ca-
paci di sostenere fisicamen-
te la velocità operativa dei
sistemi multi-processore.
Occorre perciò perfeziona-
re sia gli algoritmi capaci
di adattare le funzionalità
operative delle unità alle ge-
rarchie di temporizzazione,
sia i protocolli di interfaccia
capaci di scambiare dati in
tempo reale fra le diverse
unità. Quest’ultima funzione
è importantissima, perché
influisce fortemente sulle
prestazioni del sistema CMP
e perciò sono state svilup-
pate le tecniche di Divisible
Load Theory (DLT), che con-
sentono di partizionare le
task sovrapponendo i tempi
riservati alle vere e proprie
operazioni di calcolo ai tem-
pi dedicati alle comunicazio-
ni fra i chip, con un trasfe-
rimento in tempo reale dei
parametri di riferimento per
ciascuna attività. Ciò con-
sente di preservare i cicli
operativi dalle incongruenze
e dagli errori, ma introduce
una ridondanza che implica
necessariamente maggiori
risorse a livello hardware.
A tutti gli effetti, le comuni-
cazioni fra le diverse unità
avvengono a un metalivello
che fisicamente si basa su
una memoria virtuale oppor-
tunamente gestita in modo
da assegnare in successio-
ne sequenziale la temporiz-
zazione agli eventi, con una
perfetta sincronizzazione di
tutte le attività, senza rischi.
Di conseguenza, si migliora
nella qualità delle prestazio-
ni ma si spende di più in svi-
luppo software e nella mes-
sa a punto dell’hardware.
Tuttavia, è a questo livello
che si può consentire la dif-
ferenziazione delle funziona-
lità fra le unità integrate in-
sieme ed è grazie a ciò che
si può diversificarne l’orien-
tamento applicativo. In defi-
nitiva, si tratta di integrare
sullo stesso die di silicio
più unità di calcolo dedica-
te ad applicazioni specifiche
e cioè realizzare un chip
eterogeneo, dove ciascuna
unità può svolgere task di-
verse dalle unità vicine sen-
za influenzarne l’attività né
penalizzarne le prestazioni.
La maggior complessità di
programmazione comporta
Microprocessori ibridi
Lucio Pellizzari
Eterogenei o ibridi, i nuovi multiprocessori sposeranno
l’impostazione general-purpose con più sottosistemi
per applicazioni specifiche migliorando in efficienza
energetica e nella versatilità delle prestazioni
Fig. 1 – I multiprocessori sono sistemi eterogenei composti da core
diversi sia nelle funzionalità operative sia nelle caratteristiche circuitali