È
made in Europe il primo mi-
croprocessore Open Source: i
dettagli implementativi di Pulpi-
no, il sistema a microprocessore
con licenza Solderpad messo a
punto dai ricercatori dell’Univer-
sità di Bologna e del Politecnico
di Zurigo (ETH) sono ora dispo-
nibili sul repository github
https:// github.com/pulp-platform/pul- pino. Pulpino deve il suo nome
all’architettura Parallel Ultra-Low
Power del più ampio e comples-
so progetto PULP, nato dalla
collaborazione del laboratorio
Energy Efficient Embedded
Systems (EEES) dell’Università
di Bologna con l’Integrated Sy-
stems Laboratory (IIS) del Poli-
tecnico di Zurigo. Inquadrabile
nella terza generazione dell’O-
pen Source, il progetto PULP si
prefigge di rendere accessibile a
quanti più utilizzatori possibile la
realizzazione di microcontrollori
ad elevate prestazioni e bassi
consumi. L’obbiettivo dichiarato
è quello di passare dalle attuali
architetture a basso consumo
(con fabbisogni di potenza com-
presi tra 1 e 10 mW) in grado di
erogare 1-25 MOPS (milioni di
operazioni al secondo), a siste-
mi molto più preformanti che con
lo stesso livello di potenza sono
in grado di elaborare fino a 2000
MOPS. Pulpino rappresenta il
primo passo verso la divulga-
zione Open Source del più com-
plesso sistema PULP: invece di
trasferire nel pubblico dominio
la moltitudine di blocchi IP, le
infrastrutture software (openMP,
openVX) e tutti gli strumenti di
sviluppo personalizzati di PULP,
gli sviluppatori hanno optato per
una soluzione più spedita rap-
presentata da un sottoinsieme
minimale, con un solo core e
una architettura semplificata. Il
punto di forza di Pulpino è la sua
licenza ‘liberale’ che, secondo i
propositori, non pone limiti a chi
ne vuole fare uso: l’hardware è
effettivamente libero nel senso
che non richiede registrazioni,
può essere modificato, adattato,
incorporato in progetti e prodotti
senza altri vincoli se non quello
di citarne la fonte. Pulpino per-
mette in pratica di realizzare la
piattaforma di elaborazione ti-
pica di un microcontrollore, con
un singolo core a 32 bit e senza
i lussi rappresentati da cache,
gerarchia di memoria o DMA.
Il processore è compatibile con
il set di istruzioni Open Source
RISC-V che, rispetto all’alter-
nativa OpenRISC, offre mag-
giori possibilità di ampliamento.
Come la maggior parte dei mi-
crocontrollori odierni è dotato
di molteplici interfacce verso il
mondo esterno che compren-
dono I2S, I2C, SPI e Uart. È
inoltre possibile accedere alle
componenti interne tramite uno
slave SPI o un’interfaccia Jtag.
La memoria ROM integrata per-
mette di effettuare il boot del si-
stema e caricare il programma
da una Flash esterna via SPI.
La chiave per il contenimento
dei consumi è rappresentata
dal timer interno e dal modulo
di gestione degli eventi che ren-
dono possibile mettere il core in
ibernazione fino a quando non
si verifica un determinato even-
to o un interrupt. La potenza
dissipata con un’alimentazio-
ne di 1,2V durante il normale
funzionamento alla frequenza
di 400 Mhz è di 32,8 mW. Con
questo profilo di potenza diven-
ta possibile realizzare sistemi
anche complessi in grado di es-
sere alimentati a batterie con l’e-
ventuale integrazione da parte
di sistemi di
energy harvesting
.
La prima implementazione har-
dware di Pulpino, il circuito Asic
battezzato Imperio, è stata re-
alizzata lo scorso gennaio da
UMC con un processo Cmos da
65 nm. La documentazione for-
nita contiene le informazioni ne-
cessarie alla simulazione RTL
e alla realizzazione sotto forma
di Asic o Fpga. Sono infatti stati
rilasciati l’intero sorgente RTL
comprendente il core RI5CY e
tutti i blocchi IP, il build flow per
la creazione delle FPGA, l’in-
frastruttura per la simulazione
e il building del software e un
port verso FreeRTOS. I bassi
consumi e le prestazioni sfog-
giate dai processori del proget-
to PULP ne fanno i candidati
ideali per l’impiego in dispositivi
indossabili e nei sensori per
l’Internet delle Cose. La licenza
aperta ed esente da royalty che
caratterizza Pulpino lo rende
particolarmente appetibile a
tutte quelle piccole e medie im-
prese che non si possono per-
mettere i costi di sviluppo di un
sistema ASIC.
EON
ews
n
.
596
-
aprile
2016
3
M
assimo
G
iussani
T
erza
P
agina
Il primo processore Open Source è frutto della collaborazione
tra l’Università di Bologna e il Politecnico di Zurigo (ETH)
Il core è
Open Source