![Show Menu](styles/mobile-menu.png)
![Page Background](./../common/page-substrates/page0075.jpg)
eda/sw/T&M
IP ANALOGICA
75 - ELETTRONICA OGGI 445 - MAGGIO 2015causa delle variazioni di spessore delle metallizzazioni, e la sensi-
bilità dei conduttori più piccoli ai difetti casuali e alla distorsione
litografica.
In genere, i fornitori creano i propri blocchi IP analogici sotto for-
ma di macro hard. Tali macro sono molto dipendenti dalla tecno-
logia di processo adottata e sono difficili da modificare e testare.
Per mitigare queste sfide, è consigliabile scegliere l’IP analogica
di fornitori che hanno sviluppato dei blocchi collaudati su silicio
a nodi di processo avanzati.
Consumo e dimensione del die
Se i die sempre più piccoli garantiscono importanti vantaggi
energetici nei progetti digitali, l’impatto èmeno evidente negli svi-
luppi analogici. Con i circuiti integrati digitali, scalare un geome-
tria su una misura più piccola si traduce in un risparmio diretto
sulle dimensioni del die e sui consumi di energia. Ma nei circuiti
integrati analogici, poiché la resistenza non si riduce con la ge-
ometria, i vantaggi dimensionali e di risparmio energetico non
sono così grandi.
Anche quando si sviluppa la strategia di gestione dell’alimenta-
zione dei progetti occorre tenere presente la possibilità di ricorre-
re al blocco IP analogico. All’inizio del processo di progettazione
SoC, è consigliabile considerare l’uso di blocchi analogici in gra-
do di gestire la potenza e la temperatura nel dispositivo. I senso-
ri di temperatura, per esempio, permettono di individuare zone
del circuito che operano a temperature alte, un evento che può
aumentare le correnti di dispersione e condizionare le prestazio-
ni. I regolatori di tensione, soprattutto quando implementati sul
die, permettono invece di regolare la tensione di alimentazione in
aree del sistema che non richiedono prestazioni di picco.
Una misura importante di efficienza energetica in un ADC è il fat-
tore di merito (FoM), che può essere calcolato come:
FoM = Potenza/2
ENOB *
F
Frequenza di campionamento
Quando si valuta un ADC sulla base del FoM occorre però fare
attenzione in quanto vi sono numerosi modi per “ottimizzare” que-
sto valore. Ad esempio, qualcuno potrebbe escludere dai numeri
la circuiteria di riferimento di potenza o il buffer di ingresso. Qual-
cun altro potrebbe contemplare una grande mole di calibrazione,
inclusa la calibrazione di foreground (che è generalmente inde-
siderabile dal punto di vista del sistema), o aumentare l’intervallo
di tensione di ingresso dell’ADC (il che consente di risparmiare
energia, ma rende l’ADC più difficile da gestire).
n