81
- ELETTRONICA OGGI 431 - OTTOBRE 2013
EDA/SW/T&M
THERMAL
di die capovolti uno sopra l’altro ossia con i circuiti in
opposizione e ben separati da un substrato intermedio
nel quale si trovano le piste di silicio che permettono ai
due circuiti di comunicare tramite adeguate TSV. Que-
sta soluzione richiama il concetto delle schede stam-
pate con i circuiti integrati montati da entrambi i lati e
anche se qui si tratta di un unico package è evidente
che ugualmente occorre prevedere un’idonea dissi-
pazione del calore sia verso l’alto che verso il basso.
Per entrambe le tecnologie si parla di chip System-in-
Package (SIP) quando nello stesso package multiplo
vi sono circuiti integrati con diverse funzionalità ossia
processori, memorie o circuiti specifici. Sono progetti
impegnativi ma fanno ben sperare ed è perciò che i
produttori di tool hanno cominciato a realizzarne con la
capacità di effettuare l’analisi e la simulazione dei siste-
mi anche e soprattutto dal punto vista termico oltre che
dal punto di vista circuitale.
Dai circuiti integrati ai sistemi integrati
Ciò che accomuna questi tool è la necessità di essere
multidisciplinari per consentire l’analisi delle prestazio-
ni e delle caratteristiche dei sistemi da tutti i punti di
vista e soprattutto l’approfondita verifica della corret-
tezza dell’operatività circuitale in funzione della tem-
peratura. È inevitabile che per lo stesso motivo anche
la progettazione stia diventando sempre più multidi-
sciplinare dato che occorre pensare
ai sistemi elettronici nel loro insieme
per evitare qualsiasi tipo di correla-
zione fra tutti i parametri critici elet-
trici, termici e meccanici. Solo così si
possono realizzare sistemi in grado di
vivere a lungo anche se strutturati con
più die sovrapposti o affiancati. Oltre
alla riduzione degli spazi, il vantaggio
di avere più sottosistemi nello stesso
package si riscontra anche nella velo-
cità delle comunicazioni fra circuiti
integrati che possono scambiare dati e
segnali senza dipendere da connettori
e cablaggi.
Un altro interessante vantaggio è la
possibilità di comporre sistemi usando
più die diversi non solo a livello funzio-
nale ma anche nella tecnica costruttiva
ovverosia unità di calcolo, memorie,
logiche, front-end RF, circuiti analogici
e sensori MEMS realizzati separata-
mente usando differenti geometrie di
riga e poi uniti in grandi package con
un livello di integrazione inedito e competitivo rispet-
to a tutte le proposte finora presentate con lo slogan
“more than Moore”. Con questo approccio ciascun die
può essere sviluppato, fabbricato e collaudato sepa-
ratamente, ma è necessario che si tratti di un lavoro
d’equipe nel quale ciascun team risponda a requisiti
comuni in modo tale che al momento dell’integrazio-
ne nello stesso package tutto vada bene. In ogni caso
questi progetti non possono prescindere da un’ap-
profondita analisi termica fra gli strati sovrapposti
dato che le prestazioni peggiorano inevitabilmente
all’aumentare della temperatura nel contenitore e
viceversa possono offrire una velocità di elaborazio-
ne ineguagliabile solo se il calore viene dissipato a
dovere. Questi test non possono che avere una strut-
tura gerarchica che consenta innanzi tutto la verifica
a livello dell’intero sistema e poi il collaudo a livello di
ciascun sottosistema sui requisiti di Known-Good-Die
(KGD). Inoltre, è importante poter fare test indiretti
anche sulla correttezza di funzionamento dei singoli
dispositivi per controllare l’energia in transito nelle
interconnessioni TSV e per far ciò è indispensabile
tenere conto della tecnologia di costruzione di cia-
scun componente. Alcuni tool multidisciplinari sono
già disponibili per la progettazione, la simulazione,
l’analisi e la verifica di questi nuovi protagonisti del
panorama elettronico.
Fig. 4 – La suite Mentor
Graphics Tessent consente
di definire rapidamente test
gerarchici sulle caratteristiche
elettriche e termiche dei siste-
mi 2,5D e 3D
