80
- ELETTRONICA OGGI 431 - OTTOBRE 2013
EDA/SW/T&M
THERMAL
di grandezza e le innumerevoli
giunzioni ivi presenti sono desti-
nate a surriscaldarsi fino al bre-
akdown termico.
Recentemente qualche tran-
sistor è stato presentato come
“3D” ma si tratta di accorgimenti
che mirano in qualche modo a
rendere più efficienti le giunzioni
aumentando le dimensioni della
base sia in orizzontale che in
verticale e perciò si tratta fon-
damentalmente di componenti
deposti su chip pur sempre pla-
nari. I progetti più interessanti
in corso di sviluppo sul supera-
mento della planarità dei circuiti
si stanno orientando sulle tecno-
logie denominate 2,5D e 3D-IC.
La prima riguarda l’affiancamen-
to di due o più die sopra lo stes-
so wafer allargato in modo da
poter ospitare altrettanti circuiti
integrati fisicamente separati ma
capaci di comunicare attraverso
piste di silicio poste sotto il sub-
strato comune e raggiunte con
opportune TSV (Through Silicon
Vias) interne. La seconda propo-
ne l’accastellamento di coppie
Fig. 2 – Esempio di integrazione in un solo package di sei die che possono anche essere fabbricati separatamente con caratteristiche funzionali e
geometrie di riga del tutto diverse
Fig. 3 – La piattaforma Cadence EDA360 offre nuovi tool specifici per i test elettrici e termici sui sistemi
multi-die strutturati e per la verifica dei collegamenti interni TSV
