EON_618

EON

EWS

618

APRILE

2018

per funzioni analogiche e

RF, processori, elettroni-

ca a bassa potenza ecc.

Progettando e realizzando

ciascuno di questi compo-

nenti separatamente con

la tecnologia più appro-

priata e successivamente

integrandoli tutti in un’unica

unità tramite la tecnologia

3D, saremo in grado di fare

progressi ancora maggio-

ri in termini di prestazioni,

costi e consumo di energia

dei sistemi elettronici.

Il collegamento

wafer-to-wafer

A imec abbiamo creduto

a lungo nelle potenzialità

della tecnologia 3D e stia-

mo dedicando una gran-

de quantità di energia per

il suo miglioramento. Nel

2017, per esempio, ab-

biamo ottenuto risultati

eccellenti con il collega-

mento wafer-to-wafer. Du-

rante l’anno, siamo riusciti

a ridurre ulteriormente la

distanza tra i collegamenti

dei chip (passo) nel bon-

ding ibrido wafer-wafer a

1,4 µm (l’attuale passo

standard nell’industria è

6 µm). Riteniamo che un

passo di 0,7 µm dovreb-

be essere possibile per

il 2018. Questa ricerca è

strettamente legata al la-

voro dei fornitori di appa-

recchiature 3D che fanno

parte del nostro program-

ma 3D. Sempre nel 2017,

nell’area del collegamento

wafer-to-wafer, ma questa

volta per la tecnologia Via-

Last, siamo riusciti a ridur-

re il diametro delle inter-

connessioni metallizzate

nel silicio (Through-silicon

Via) a 1 µm, con un passo

di 2 µm (lo standard attuale

nell’industria è un diametro

di 5 µm e un passo di 10

µm). Nel 2018 amplieremo

ulteriormente la nostra tec-

nologia ottimizzata per in-

cludere la sovrapposizione

di 4, 8 e 16 wafer. La so-

vrapposizione di così tanti

wafer è particolarmente im-

portante per le applicazioni

di memoria. Per la tecnolo-

gia die-to-wafer siamo stati

in grado di raggiungere al

momento un passo di 10

µm per le microbump. Nel

2017, l’attenzione si è con-

centrata sullo sviluppo di

tecniche di bonding colletti-

vo in modo che il processo

die-to-wafer possa essere

eseguito più velocemente

e a un costo inferiore. Ne-

gli attuali processi die-to-

wafer i chip sono ancora

trasferiti uno per uno.

Con il bonding collettivo,

d’altra parte, i chip sono

posti su un wa-

fer di supporto e

trasferiti insieme

a un altro wafer

per il bonding.

Nel 2017, abbia-

mo sviluppato un

concept flow per

questo processo e

dimostrato la sua

fattibilità per l’indu-

stria. Abbiamo an-

che garantito che

il processo possa

essere utilizzato

per trasferire chip

non di silicio su

wafer di silicio (come I/O

ottici, laser, III-V, amplifica-

tori di potenza, microLED

ecc.). Questo ampliamento

della tecnologia è impor-

tante per il futuro, perché

ci occuperemo sempre più

di sistemi eterogenei com-

posti da componenti spe-

cializzati. Il panorama della

tecnologia 3D di imec. Pre-

feriamo non parlare di una

roadmap perché per il 3D ci

saranno molte opzioni che

lavoreranno affiancate, an-

che all’interno di un singolo

sistema.

Raffreddare i chip

con microjet

La strada più innovativa

che abbiamo intrapreso nel

2017 è sicuramente quella

dell’uso della prototipazio-

ne 3D per i package di chip

e più specificamente lo svi-

luppo di un nuovo concetto

per il raffreddamento dei

chip. Ora che la risoluzione

della prototipazione 3D sta

migliorando continuamente,

sarà interessante applicare

questa tecnologia ai sistemi

elettronici. Sarà infatti pos-

sibile ottimizzare il design

del packaging del chip in

modo specifico per l’appli-

cazione, invece di utilizzare

un design standard (anche

qui, si ha una tendenza ver-

so la specializzazione). La

prototipazione 3D sembra

essere il modo perfetto per

tradurre il nostro concetto

di raffreddamento

dei chip in realtà. Il

concetto consiste

nel mettere strati

microfluidici sul lato

posteriore del chip,

che quindi dirigono

piccoli microjet sul

chip e così facendo

disperdono il calo-

re in modo molto

efficiente. Le pre-

stazioni - e il costo

- di questo sistema

di raffreddamento

sono migliori anche

dell’attuale

pro-

cesso più all’avanguardia.

Questo è vero soprattutto

perché i vari strati interme-

di possono essere lasciati

fuori e il lato posteriore del

chip può essere raffreddato

direttamente. Nel 2018 svi-

lupperemo ulteriormente

questa tecnologia basata

sulla stampa 3D. Questo

ci consentirà di ottimizzare

il design e portarlo in una

direzione che non è pos-

sibile raggiungere con le

tecnologie di produzione

convenzionali. Questi pro-

gressi comprenderanno il

completamento e la pro-

gettazione 3D dei canali di

alimentazione al fine di evi-

tare inutili cali di pressione

(= perdite). Quindi saremo

in grado di distribuire il re-

frigerante sulla superficie

nel miglior modo possibile.

Guarda alla

tecnologia 3D

per i chip come

un modo per

migliorare il tuo

sistema, non

come una spesa

aggiuntiva

Ridotti i tempi di sviluppo del test

di veicoli elettrici

Subaru

utilizza un sistema hard-

ware-in-the-loop NI per la simu-

lazione delle condizioni stradali

riducendo i costi di sviluppo del

33 per cento rispetto all’utilizzo di

soluzioni di altri fornitori

La tecnologia HIL (hardware-

in-the-loop) di NI, il fornitore di

sistemi che permette a ingegneri

e tecnici di accelerare la produt-

tività, l’innovazione e la scoperta,

è utilizzata dai produttori leader

del settore Automotive com Suba-

ru per la simulazione di reali con-

dizioni stradali per il test di veicoli

elettrici, con una notevole riduzi-

one di tempi e costi di test.

Tradizionalmente, gli ingegneri ef-

fettuano il test dei veicoli su piste

di collaudo o strade pubbliche per

verificare le prestazioni e la si-

curezza del veicolo.

Tuttavia, alcune limitazioni, come

le condizioni meteorologiche e le

condizioni della superficie strad-

ale possono rendere difficoltosi

i test riproducibili sulle strade

in tempi rapidi. Inoltre, i veico-

li elettrici sono estremamente

complessi dato che includono

numerosi sottosistemi intercon-

nessi e questa complessità rende

molto impegnativo il lavoro degli

ingegneri di test che necessitano

di accorciare i tempi di sviluppo

e ridurre i costi. Per affrontare

queste sfide, Subaru ha sostituito

le strade nei test di validazione

con una soluzione di simulazione

HIL di NI basata su hardware PXI e

software LabVIEW.

Con il sistema HIL, Subaru è in

grado di testare in modo completo

ed efficiente il controller embed-

ded di un veicolo in un ambiente

virtuale prima di eseguire la di-

agnostica del sistema completo

in condizioni reali. “Utilizzando i

prodotti NI PXI e LabVIEW, siamo

stati in grado di implementare

completamente un sistema HIL

personalizzato in sole due setti-

mane, sviluppando internamente il

nostro software. Questa soluzione

ci ha permesso di ridurre notevol-

mente i costi di sviluppo rispetto

all’utilizzo di soluzioni di altri for-

nitori e grazie a LabVIEW siamo

riusciti a ridurre i costi di sviluppo

software di circa un sesto risp-

etto ai costi che avremmo dovuto

sostenere per assegnare il lavoro

ad uno sviluppatore esterno”.

Daisuke Umiguchi - electrified

power unit research and experi-

ment Dept., Subaru Corporation

brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi brevi

ECNOLOGIE