76 / 102
EDA/SW/T&M
EMC
76
- ELETTRONICA OGGI 457 - OTTOBRE 2016
C’
è una certa confusione tra i due aspetti proget-
tuali, su cosa siano in concreto SI ed EMC, quale
ruolo esercitino nel programma di sviluppo di un
dispositivo elettronico e come li debba affrontare il progetti-
sta al giorno d’oggi.
Per rispondere agli interrogativi precedenti, esaminiamo quali
sono i compiti del progettista, che sono essenzialmente due:
• fornire al nuovo prodotto la capacità di svolgere le funzioni
per le quali il cliente lo acquisterà. Detto con parole diver-
se, soddisfare la specifica funzionale assegnata al proget-
tista all’inizio del programma;
• superare i test di omologazione tra i quali i più impegna-
tivi sono spesso i test di EMC richiesti dalla procedura di
marcatura CE. La specifica di progetto EMC si riduce al
requisito unico di superare le prove EMC finali di qualifica,
coincidendo quindi con la(e) specifica(e) di test.
Da quanto sopra SI ed EMC sono due discipline ben distin-
te, con obbiettivi molto differenziati. La possibile confusione
nasce dal fatto che le attività pertinenti alla SI e all’EMC si
accavallano, cadendo nella medesima fase di
sviluppo del prodotto e che i supporti informa-
tici (CAD/CAE) relativi si differenziano poco.
Signal integrity
La signal integrity è la capacità di una con-
nessione (in inglese “interconnect”) tra un
driver e un receiver digitali di comunicare
correttamente. Uno 0 inviato dal driver deve
essere ricevuto come 0 e un 1 come 1. Le
prove che evidenziano eventuali errori vanno
sotto il nome di prove di BER o Bit Error Rate:
non fanno altro che contare la percentuale dei
bit che sono letti in ricezione in modo errato.
Rientrano nelle prove funzionali.
Sicuramente la SI è pane per i denti del pro-
gettista. È il progettista che deve fare in modo
che il segnale digitale non si deformi troppo
lungo il suo cammino al punto da causare una lettura sba-
gliata. I problemi per i segnali digitali (clock o indirizzi o dati)
sono legati alla ampiezza (livelli 0 e 1) e alla temporizzazione
perché un segnale s = s(t) può non essere riconosciuto per
una deformazione in y (ampiezza s) o in x (tempo t).
Lo strumento base di visualizzazione è il diagramma ad occhio
che evidenzia le deformazioni in x e in y. La tecnica principale
a disposizione del progettista è l’adattamento della linea, ma a
volte si può intervenire con altri metodi quali enfasi, deenfasi,
equalizzazione, correzione di errori, distanza da altre piste in-
terferenti, controllo dello skew nelle linee differenziali, riduzione
delle induttanza parassite di masse e alimentazioni e così via.
Il progettista circuitale è abituato a operare nel dominio del
tempo e la SI, di cui il diagramma ad occhio costituisce lo stru-
mento primo, si analizza nel dominio del tempo. La SI richiede
di dimenticare che il segnale è logico, cioè a livelli, e di concen-
trare l’attenzione sulla forma d’onda: del resto un segnale digi-
tale non è che un particolare segnale analogico. Per segnali ad
alta velocità la prevalenza dell’aspetto “forma d’onda” trasforma
il progetto digitale in analogico e, per di più a microonde.
Signal integrity e
compatibilità elettromagnetica
Marco Dealessi
Consulente EMC
In un progetto elettronico digitale ci sono due
discipline che intervengono in contemporanea:
la signal integrity (SI) e la compatibilità
elettromagnetica (EMC)
Fig. 1 – Esempio di accoppiamento con deformazione del segnale digitale ed emissione
irradiata