76 / 100
EMBEDDED
65 • SETTEMBRE • 2017
76
HARDWARE
|
DEVELOPMENT BOARD
UltraScale VU440. L’architettu-
ra a 64 bit e la tecnologia High-
Speed Time-Domain Prototyping
F=>1"$
JQ 9
À
2'"
À '5 9 4 DD
J
9 À
-
re di analisi ProtoCompiler DX.
F4%= 9 À F 9; %
-
ce Asic Prototyping System e la
serie 80 promette prototipazioni
complete in meno di due settima-
ne, con la possibilità di scegliere
il clock a 300 MHz se si considera
l’Fpga come un unico core, a 100
MHz se lo si partiziona in core
multipli oppure a 30 MHz se si
utilizzano multi-Fpga con mul-
tiplexaggio a livello dei pin. È il
ProtoCompiler a decidere auto-
maticamente lo schema di mul-
tiplexing più adatto per ciascu-
na prototipazione e a convertire
gli algoritmi RTL per adattarli
alle partizioni create nell’Fpga
mentre la tecnologia Deep Trace
1 9 5 < 1>1<$
confrontare più di mille segnali
di debug per ciascun core Fpga
alla miglior velocità disponibile.
High End
Il kit di sviluppo di
Intel PSG
4 $ 4 =
è dotato di un dual-core ARM Cortex-A9 in geome-
tria di riga da 20 nm
con clock di 1,5 GHz
e prestazioni dichia-
rate di 1,5 GFLOPs.
La sua ampia ver-
À9
-
razione consente di
interfacciare qual-
siasi modulo appli-
cativo industriale
sia sugli I/O sia sui
mezzanini FMC e
la dotazione con ben
660k elementi logici,
3356 moltiplicatori
e 48 transceiver garantisce una
velocità di trasferimento mas-
sima chip-to-chip di 17,4 Gbps.
Questa scheda consente di svi-
luppare e prototipare le appli-
cazioni scegliendo fra le memo-
rie DDR3, QDR II+ o RLDRAM
II e le interfacce PCI Express
Gen3, Serial RapidIO e 10G/40G
Ethernet, dimostrandosi partico-
À
À
delle infrastrutture di comuni-
D
À
a 100G. Stessa dotazione per lo
Stratix V GX Fpga Development
Kit che ha una scheda costruita
attorno all’Fpga Stratix V fab-
bricato a 28 nm ed è pensata per
massimizzare la velocità dati su-
gli I/O in entrambe le direzioni e
soddisfare l’esigenza di elevate
prestazioni comune alle applica-
zioni industriali e telecom.
High Speed
Il Development Kit
Xilinx
Virtex
UltraScaleFpgaVCU110monta il
nuovo core UltraScale XCVU190
e ha una dotazione pensata per lo
sviluppo e la prototipazione del-
le applicazioni telecom ad alta velocità. Il backpla-
9 À 2+ 5
~
Q 9 " DD
Q" $ F%
quattro interfacce ottiche CPF4, venti GTY Interla-
;{ < 57H
F" FH "
-
H $ 5 34" 3 1? << " =
QDR II+ e 512 MByte di Flash Quad-SPI. Si possono
À
< 5
À
À
DD
^
% / #
Gen3, gli otto BullsEye Connector, i due bridge USB-
to-Uart con connettore micro-USB o la 100G Ether-
net. Questa ampia dotazione è possibile grazie alla
versatilità dell’Fpga UltraScale XCVU190 fabbricato
a 20 nm con i transistor Intel FinFET e caratterizza-
to da ben 2,35M celle logiche, 1800 DSP, 132,9 Mbit
di memoria RAM interna, 60 transceiver GTH da
16,3 Gbit/s, altrettanti 60 transceiver GTY da 30,5
Gbit/s e 702 I/O.
Fig. 6 – Nel kit Xilinx VCU110 con
Fpga Virtex UltraScale ci sono 4
interfacce ottiche 100G CPF4,
20 linee Interlaken, 4 PCI Express
Gen3, due slot per FMC e 4 GByte
di Hybrid Memory Cube
Fig. 4 – La scheda di prototipazione
scalabile Synopsys HAPS-80 con-
sente di analizzare e verificare da
26M fino a 1,6G gate Asic deci-
dendo automaticamente lo schema
di multiplexing più adatto
Fig. 5 – Ha un dual-core
ARM Cortex-A9 in geo-
metria di riga da 20 nm il
nuovo Arria 10 SoC Deve-
lopment Kit adatto per lo
sviluppo e la prototipazione
delle applicazioni telecom
fino a 100G