Imec facilita l’integrazione di chiplet III-V

Imec ha annunciato l’evoluzione della sua piattaforma a livello di sistema per l’integrazione eterogenea di chiplet III-V su Si-Cmos.

Questa piattaforma combina condensatori integrati ad alta densità, un framework di modellazione scalabile per componenti passivi e la saldatura assistita da laser per l’assemblaggio di chiplet III-V e pone le basi per i sistemi wireless di prossima generazione (onde millimetriche e sub-THz), nonché per la gestione del segnale di livello RF per applicazioni nei data center.

La piattaforma di Imec, in costante sviluppo da tempo, costituisce una interessante soluzione per fornire una gestione del segnale ad alte prestazioni senza aumentare la complessità dell’integrazione del sistema, i costi, il consumo energetico e l’ingombro. La soluzione combina il guadagno, la potenza e l’efficienza dei materiali III-V, come InP, GaAs e GaN, con la scalabilità e l’efficienza in termini di costi della tecnologia Si-Cmos. In pratica le funzioni critiche per le prestazioni rimangono nei chiplet III-V compatti, mentre l’interposer fornisce interconnessioni a bassa perdita e ospita i restanti componenti passivi.

Xiao Sun, dello staff tecnico di imec, ha dichiarato: “Una leva fondamentale per ridurre le dimensioni e il costo dei chiplet III-V è lo spostamento dei componenti passivi, come i condensatori di disaccoppiamento, sull’interposer RF in silicio. In un articolo presentato alla conferenza IMS/Rfic di quest’anno, dimostriamo come la combinazione di questo approccio di spostamento con una nuova architettura Mimcap consenta un aumento da 10 a 100 volte della densità di capacità rispetto ai tipici condensatori on-chip nelle tecnologie III-V. Ciò supporta progetti di sistema più compatti ed economici e migliora l’erogazione di potenza per i sistemi wireless a onde millimetriche e sub-THz, nonché per le applicazioni ad alta velocità nei data center.”

Contenuti correlati

• 
  Nuova tecnologia produttiva da imec e EVG

  All’Ieee Electronic Components and Technology Conference (Ectc) 2026, imec ed EV Group (EVG) hanno presentato una tecnologia di bonding ibrido wafer-to-wafer ad alta resa con passo dei pad di interconnessione in rame di 200 nm. Zsolt Tokei,...
• 
  IC-Link by imec entra in Tsmc OIP

  IC-Link by imec, fornitore di servizi di progettazione e produzione di Asic e fotonica al silicio, è entrato a far parte della Tsmc Open Innovation Platform (OIP) 3DFabric Alliance. Grazie a questa partnership, IC-Link potenzierà le proprie...
• 
  Socionext ha annunciato i Flexlets

  Flexlets è un ecosistema di chiplet configurabili di Socionext, progettato per promuovere l’integrazione eterogenea e accelerare l’innovazione nel silicio multi-die. I Flexlets di Socionext offrono una libreria configurabile di progetti di chiplet a livello RTL. Una caratteristica...
• 
  Le soluzioni chiplet di Alphawave Semi per Rebellions

  Alphawave Semi ha annunciato che l’azienda sudcoreana di chip AI Rebellions ha scelto i suoi chiplet di connettività I/O multiprotocollo per il prodotto di nuova generazione REBEL. Questa collaborazione consentirà a Rebellions di offrire una larghezza di...
• 
  Silicon Box investe 3,2 miliardi di euro in Italia

  Silicon Box, azienda di Singapore specializzata in tecnologie chiplet integration, advanced packaging e testing, investirà 3,2 miliardi di euro in Italia per la realizzazione di un nuovo impianto produttivo localizzato in Nord Italia. L’annuncio è stato dato...
• 
  Cadence ha ampliato il supporto per lo standard 3Dblox 2.0

  Cadence Design Systems ha annunciato la disponibilità di nuovi flussi di prototipazione di sistema basati sulla piattaforma Cadence Integrity 3D-IC in grado di supportare lo standard 3Dblox 2.0. I flussi sono stati inoltre ottimizzati per tutte le...
• 
  Socionext annuncia la collaborazione con Arm e TSMC

  Socionext  ha annunciato una collaborazione con Arm e TSMC per lo sviluppo di un innovativo chiplet con CPU a 32 core ottimizzato dal punto di vista energetico e realizzato con la tecnologia da 2 nm di TSMC....
• 
  Imec e Cadence collaborano per il tape-out del primo chip di test a 3nm

  imec, il centro di ricerca e innovazione leader a livello mondiale nel settore della nanoelettronica e delle tecnologie digitali, e Cadence Design Systems hanno annunciato che la loro lunga e consolidata collaborazione ha portato al primo tape-out...
• 
  7 fellows & 7 thoughts about Moore’s Law – ‘Moore’s Law is primarily an economic law, but given some expansion it can also be applied to thin-film electronics’

  Most people know Moore’s Law as ‘the number of transistors on a chip doubles every two years’. That interpretation was the consequence of economic considerations. Moore predicted that ‘the number of transistors on a chip will rise...
• 
  7 fellows & 7 thoughts about Moore’s Law – ‘Ten years from now, CMOS will seem as old-fashioned as vacuum tubes’

  I’m very optimistic about the continuation of Moore’s Law. But in saying that, I’m speaking about Moore’s Law purely as an economic law. I believe we’ll be able to offer increasing amounts of functionality at lower and...