Ottimizzazione OPC/RET: i nuovi tool Mentor sfruttano la potenza Cell – RET/OPC optimization tool with Cell computing power from Mentor Graphics
Calibre nmOPC, un tool di terza generazione per la correzione degli errori di prossimità nella litografia dei processi sub 65 nm, assieme al tool di verifica Calibre OPC Verify, annunciato alcuni mesi fa, permette di simulare con la massima accuratezza il processo produttivo. Considerando che i moderni processi fotolitografici, a bassi valori di k1, richiedono per essere verificati, strumenti adeguati ma anche una notevole potenza di calcolo per i sistemi su cui gira la simulazione, Mentor ha realizzato il nuovo nmOPC dotandolo di funzioni sofisticate come la dense simulation ma anche una architettura software che, abbinata ad una CPU specifica come il Cell Processor IBM, accelera il run time delle simulazioni da quattro a dieci volte. La dense simulation garantisce una copertura al cento per cento della simulazione delle maschere mentre altri algoritmi di ottimizzazione del processo permettono anche la gestione di aree particolarmente critiche del layout sul silicio, nel rispetto del progetto circuitale e dei parametri desiderati per il dispositivo.
Calibre nmOPC, a third-generation optical proximity correction (OPC) tool for sub-65nm process technologies, combined with OPC verification tool, ‘Calibre OPCverify’, is designed to provide simulation accuracy with the highest performance. Low k1 photolithography processes are increasing the complexity of RET applications in nanometer designs. More complex models and through process window correction and verification requirements significantly increase in computing power. uses dense simulation, process window optimized OPC that includes a hybrid computing platform utilizing co-processor acceleration (based on the IBM Cell BE processor), a new compact resist process modeling capability, and design-intent aware correction algorithms. The Cell Processor clusters are claimed to accelerate the image processing components of Calibre nmOPC enabling 4 to 10X improvements in run time with little to no increase in general purpose computing requirements over the 65nm node. The software uses both dense simulation capabilities, which provide 100 percent simulation coverage for the mask layer, and process window correction optimization algorithms to ensure silicon-patterning success, according to the company. It also features multi-layer inputs into the correction algorithm to enable design critical features to be patterned to preserve design intent and parametric yield.

