Imec e Cadence collaborano per il tape-out del primo chip di test a 3nm

La soluzione di sintesi Genus e il sistema di implementazione Innovus di Cadence, unitamente alle tecnologie extreme ultraviolet e 193 immersion lithography di imec, utilizzati per progettare nuovi core CPU a 3nm

imec, il centro di ricerca e innovazione leader a livello mondiale nel settore della nanoelettronica e delle tecnologie digitali, e Cadence Design Systems hanno annunciato che la loro lunga e consolidata collaborazione ha portato al primo tape-out del settore di un circuito a 3nm. Il progetto di tapeout, orientato allo sviluppo dei dispositivi avanzati, è stato completato utilizzando regole di progettazione per ultravioletto estremo (EUV) e litografia ad immersione (193i) usando il sistema di implementazione Cadence Innovus e la soluzione di sintesi Genus. Per il testchip imec ha utilizzato una comune CPU a 64 bit con una libreria di standard cell a 3nm personalizzata e un metal-flow TRIM, con passo di routing ridotto a 21 nm.

Insieme, Cadence e imec sono state in grado di validare totalmente il flusso di implementazione a 3nm in preparazione dell’innovazione progettuale di nuova generazione.

Cadence Innovus Implementation System è un sistema di implementazione ad altissimo parallelismo che consente agli ingegneri di realizzare progetti di alta qualità con livelli PPA (power, performance, area) ottimizzati, accelerando nel contempo il time to market.

Cadence Genus Synthesis Solution è un motore di sintesi fisica ed RTL ad alta capacità di nuova generazione che indirizza le specifiche dei più recenti nodi di processo FinFET, migliorando la produttività dei progettisti RTL fino a un ordine di grandezza.

Per il progetto, al fine di garantire le risoluzioni richieste, sono state verificate le regole di litografia EUV e 193i, offrendo inoltre il confronto PPA nel contesto delle due differenti configurazioni di patterning.

Contenuti correlati

• 
  Nuova tecnologia produttiva da imec e EVG

  All’Ieee Electronic Components and Technology Conference (Ectc) 2026, imec ed EV Group (EVG) hanno presentato una tecnologia di bonding ibrido wafer-to-wafer ad alta resa con passo dei pad di interconnessione in rame di 200 nm. Zsolt Tokei,...
• 
  IC-Link by imec entra in Tsmc OIP

  IC-Link by imec, fornitore di servizi di progettazione e produzione di Asic e fotonica al silicio, è entrato a far parte della Tsmc Open Innovation Platform (OIP) 3DFabric Alliance. Grazie a questa partnership, IC-Link potenzierà le proprie...
• 
  Cadence ha presentato la piattaforma Millennium

  Cadence Design Systems ha annunciato Cadence Millennium Enterprise Multiphysics Platform. Si tratta di una soluzione Digital Twin accelerata hardware/software destinata alla progettazione e all’analisi di sistemi multifisici. Questa soluzione chiavi in mano include unità di elaborazione grafica...
• 
  La nuova piattaforma Celsius Studio di Cadence migliora la convergenza ECAD/MCAD

  Cadence Design Systems ha presentato Cadence Celsius Studio, una soluzione completa nell’ambito della progettazione e dell’analisi termica per sistemi elettronici basata sulla Intelligenza Artificiale (AI). Celsius Studio è una piattaforma unificata destinata all’analisi in campo termico dei...
• 
  Winstrom adopted Cadence’s AI-driven optimization solution

  Cadence Design Systems  announced that Wistron, a technical service provider (TSP), has adopted and deployed the new AI-driven electromagnetic (EM) in-design analysis workflow, including the Cadence Optimality Intelligent System Explorer and the Cadence Clarity 3D Solver, to...
• 
  Cadence ha ampliato il supporto per lo standard 3Dblox 2.0

  Cadence Design Systems ha annunciato la disponibilità di nuovi flussi di prototipazione di sistema basati sulla piattaforma Cadence Integrity 3D-IC in grado di supportare lo standard 3Dblox 2.0. I flussi sono stati inoltre ottimizzati per tutte le...
• 
  Cadence amplia il portafoglio IP per il processo TSMC N3E

  Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
• 
  Virtuoso Studio Cadence supporta i flussi di riferimento RF e mmWave per i processi di TSMC

  Cadence Design Systems ha collaborato con TSMC per integrare la nuova versione di Virtuoso Studio nei flussi di riferimento N16 mmWave e N6RF di TSMC. La società ha anche annunciato il supporto aggiuntivo per il flusso di...
• 
  Cadence presenta l’ottava generazione della piattaforma Tensilica Xtensa LX

  Cadence Design Systems ha presentato Xtensa LX8, l’ottava generazione della piattaforma Tensilica Xtensa LX. Il processore Xtensa LX8 offre nuove funzionalità progettate per soddisfare le crescenti necessità di prestazioni a livello di sistema e i requisiti per...
• 
  Cadence amplia la collaborazione con Samsung Foundry

  Cadence Design Systems ha esteso la sua collaborazione con Samsung Foundry per accelerare lo sviluppo dei progetti 3D-IC per applicazioni di nuova generazione come per esempio l’elaborazione hyperscale, 5G, AI, IoT e dispositivi mobili. Quest’ultima collaborazione prevede...