Elettronica_Oggi_437 - page 34

34 - ELETTRONICA OGGI 437 - GIUGNO 2014
architettura dei “Microprocessor without
Interlocked Pipeline Stages” è stata inventa-
ta nel 1981 da J.L.Hennessy dell’Università
di Stanford che fondò di conseguenza l’omonima
società statunitense MIPS Computer Systems
più nota con il nome di MIPS Technologies e
oggi confluita nel gruppo inglese Imagination
Technologies protagonista negli ultimi anni di
numerose acquisizioni nei settori dell’elaborazio-
ne grafica e dei microcontrollori embedded. In
pratica, l’architettura MIPS introduceva il concet-
to del parallelismo delle istruzioni consentendo
di scomporre gli algoritmi in più flussi di ela-
borazione in modo tale da aumentarne la velo-
cità di esecuzione a patto di potersi permettere
una maggior complessità circuitale dovuta alla
necessità di dover rispettare severi vincoli di sin-
cronizzazione fra le task. Il parallelismo, in effetti,
mostrò subito di poter moltiplicare notevolmente
la velocità di calcolo delle CPU ma a quel tempo
richiedeva l’implementazione di appositi moduli
preposti al controllo delle temporizzazioni per
evitare sovrapposizioni e ritardi che interrom-
pevano frequentemente la continuità operativa e
perciò generavano facilmente dei ritardi.
In pratica, l’architettura originale MIPS sfrutta
le “pipeline” che consentono di strutturare le
sequenze delle istruzioni suddividendole in cin-
que porzioni che possono essere eseguite in
parallelo attraverso altrettanti stadi di elaborazio-
ne concatenati moltiplicando della stessa misura
la velocità di calcolo. Inizialmente, quest’impo-
stazione si è dimostrata subito molto adatta per
le architetture RISC, o Reduced Instruction Set
Computer, che prediligono una strutturazione
semplificata delle istruzioni mentre diventava
un deleterio incremento di difficoltà per le archi-
tetture CISC, Complex Instruction Set Computer,
che hanno già una propria strutturazione a livello
delle istruzioni finalizzata a ottenere una parziale
parallelizzazione delle task. Per questo motivo nei
primi tempi le architetture RISC MIPS con pipeli-
ne si sono diffuse per lo più nei microcontrollori
mentre nei processori per PC sono prevalse le
CISC, almeno fintanto che la differenza fra i due
approcci era considerevole. Oggi le CPU RISC e
CISC si somigliano molto e ci sono multicore che
le integrano entrambe, ragion per cui si possono
trovare strutture a pipeline un po’ dappertutto e,
per esempio, gli ultimi Pentium riescono a sud-
dividere le istruzioni persino in una trentina di
porzioni che vengono eseguite in altrettanti stadi
concatenati in parallelo. Comunque, MIPS propo-
neva già sui primi core di tipo RISC le istruzioni a
32 e a 64 bit proprio per consentire l’esecuzione
degli algoritmi di maggior complessità e ciò ne
TECHFOCUS MCU
Le pipeline dell’architettura MIPS possono essere considerate la
prima implementazione del calcolo parallelo a livello hardware
e oggi hanno ispirato la virtualizzazione delle funzionalità operative
nei nuovi microcontrollori Imagination Technologies
LA VIRTUALIZZAZIONE
L’
PARALLELISMO DELLE
Lucio Pellizzari