Come diminuire i consumi negli FPGA da 65 nm
![](https://elettronica-plus.it/wp-content/uploads/sites/2/2009/03/eo-testata-rosso-bianco.jpg)
Dalla rivista:
Elettronica Oggi
Pubblicato il 20 marzo 2007
Con l’adozione di opportune strategie è possibile ridurre la dissipazione di potenza sia statica sia dinamica negli FPGA realizzati con geometrie da 65 nm, a fronte di un aumento delle prestazioni rispetto ad analoghi componenti realizzati con tecnologie da 90 nm.