La generazione a 20nm di Xilinx avanza

Xilinx ha annunciato tre importanti passaggi per l’introduzione dei suoi componenti programmabili a 20nm di nuova generazione. Il primo annuncio riguarda Xilinx Vivado Design Suite, una suite di progettazione per SoC che supporta i primi dispositivi a 20nm e permette di accelerare integrazione e implementazione di questi componenti di un fattore 4x.

Nella seconda metà del 2013, invece, è previsto il tape out, cioè l’arrivo del risultato finale dagli impianti di produzione, dei primi prodotti a 20nm realizzati da TSMC con il proesso produttivo 20SoC. Questi sample saranno destinati ai clienti strategici che inizieranno l’implementazione delle applicazioni.

Il terzo annuncio, infine, riguarda i primi dieci clienti che hanno iniziato la valutazione e le attività per l’implementazione dell’architettura a 20nm di Xilinx.

Contenuti correlati

• 
  IC-Link by imec entra in Tsmc OIP

  IC-Link by imec, fornitore di servizi di progettazione e produzione di Asic e fotonica al silicio, è entrato a far parte della Tsmc Open Innovation Platform (OIP) 3DFabric Alliance. Grazie a questa partnership, IC-Link potenzierà le proprie...
• 
  Tsmc presenta il processo A13

  Tsmc  ha presentato la sua tecnologia A13, un nodo tecnologico derivante direttamente dallo shrink del processo A14 dell’azienda. Il processo produttivo consente di realizzare design più compatti ed efficienti per soddisfare la domanda di sempre maggiori risorse per...
• 
  Teradyne è stata premiata da TSMC

  Teradyne ha ottenuto il riconoscimento Partner dell’Anno 2025 della TSMC Open Innovation Platform (OIP) per i test sui chip realizzati con la tecnologia 3DFabric di TSMC. L’annuncio è stato fatto in occasione del TSMC North America OIP...
• 
  ROHM e TSMC collaborano per lo sviluppo della tecnologia GaN per l’automotive

  La nuova partnership strategica tra ROHM e TSMC è focalizzata sullo sviluppo e la produzione in serie di dispositivi di potenza al nitruro di gallio (GaN) destinati ad applicazioni per veicoli elettrici. Il contributo di ROHM sarà...
• 
  Tecnologia CoWoS di TSMC per il nuovo sottosistema di Alphawave Semi

  Alphawave Semi ha annunciato la disponibilità del primo sottosistema Die-to-Die (D2D) Universal Chiplet Interconnect Express (UCIe) a 3 nm basato sulla tecnologia di packaging avanzata Chip-on-Wafer-on-Substrate (CoWoS) di TSMC. Questo sottosistema, sviluppato in stretta collaborazione con TSMC,...
• 
  Siemens collaborates with TSMC on design tool certifications

  At the TSMC 2024 North America Technology Symposium, Siemens Digital Industries Software announced that ongoing collaboration with long time partner TSMC has successfully achieved multiple new product certifications and project milestones for TSMC’s newest and most advanced...
• 
  Microchip Technology amplia la partnership con TSMC

  Microchip Technology ha annunciato di aver ampliato la sua partnership con TSMC per abilitare una capacità produttiva specializzata a 40 nm presso la sua sussidiaria JASM, nella prefettura di Kumamoto in Giappone. Questa partnership fa parte della...
• 
  Uno sguardo all’evoluzione delle Flash NOR

  Le memorie Flash NOR esterne da 1,2 V di ultima generazione assicurano un maggiore risparmio energetico nei prodotti basati su SoC realizzati con geometrie inferiori a 10 nm Leggi l’articolo completo su EO 515
• 
  Cadence amplia il portafoglio IP per il processo TSMC N3E

  Cadence Design Systems ha ampliato la sua offerta di IP di progettazione estendendola al processo a 3 nm di TSMC (N3E). Queste soluzioni mettono a disposizione dei clienti un’ampia gamma di IP di memoria e interfacce ad...
• 
  Socionext annuncia la collaborazione con Arm e TSMC

  Socionext  ha annunciato una collaborazione con Arm e TSMC per lo sviluppo di un innovativo chiplet con CPU a 32 core ottimizzato dal punto di vista energetico e realizzato con la tecnologia da 2 nm di TSMC....