Convertitori Delta-Sigma per l’uscita audio in un FPGA per applicazioni di infotainment

• 
• Tweet
• Pin It
• Condividi per email

Gli Fpga si propongono come un’alternativa efficiente ed economica per la realizzazione di sistemi embedded completi corredati da funzioni periferiche di una certa complessità. I circuiti logici riconfigurabili di un Fpga garantiscono la massima flessibilità durante la fase di sviluppo e il ciclo di vita di un prodotto, oltre a proporsi come una soluzione particolarmente efficiente nelle applicazioni di tipo parallelo. Una caratteristica forse meno nota è il fatto che le uscite di un Fpga digitale - grazie alle sue caratteristiche di flessibilità e alle prestazioni che è in grado di offrire – permettono l’implementazione di numerose funzionalità analogiche.

I sistemi di infotainment della prossima generazione devono poter contare su un’architettura aperta, scalabile, flessibile e affidabile che permetta di ottenere un rapporto tra prezzo e prestazioni particolarmente competitivo. Il sistema di infotainment parametrizzabile PARIS di Altera ha permesso di dimostrare come sia possibile ridurre in modo sensibile il costo di una head unit (in pratica l’unità centrale di un sistema di infotainment a bordo di un’automobile) grazie all’integrazione. L’inclusione di componenti analogici in un FPGA semplifica notevolmente il progetto di un sistema e permette di conseguire ulteriori risparmi.

L’impiego della tecnologia FPGA in un sistema di infotainment richiede un’elaborazione del segnale analogico di elevato livello qualitativo. Gli FPGA sono in grado di soddisfare a queste esigenze, ad esempio nella riproduzione audio analogica, grazie alla possibilità di implementare convertitori D/A specifici all’interno della logica programmabile. A questo punto è utile chiedersi se la qualità audio possa venire influenzata dal rumore e dalla distorsione presenti sui pin degli FPGA e da altri effetti secondari. In ultima analisi si tratta di esaminare la possibilità di ottenere un segnale audio analogico di elevata qualità a costi ragionevoli.

Conversione Delta-Sigma
Quella che va sotto il nome di tecnica delta-sigma rappresenta una soluzione efficiente per la conversione digitale/analogica in un FPGA.
Sfruttando un rapporto di sovra campionamento (OSR – Over Sampling Ratio), un convertitore D/A Delta-Sigma (Fig. 1) converte i campioni audio in un flusso di bit (bit stream) ad alta frequenza - in modo analogo a quanto avviene con la modulazione PWM (Pulse Width Modulation). Questo flusso di bit viene riferito a un pin di I/O dell’FPGA e interpolato utilizzando un filtro passa basso analogico esterno. I valori medi in funzione del tempo ottenuti mediante questa operazione corrispondono ai valori dei campioni digitali e rappresentano il segnale di uscita analogico. Questo segnale può essere utilizzato direttamente per un’ulteriore amplificazione e per la riproduzione o, in questo caso, per effettuare misure.

Fig. 1 - Elementi fondamentali di un convertitore D/A

Il principale vantaggio della conversione delta-sigma è rappresentata dal noise-shaping (sagomatura del rumore) che permette di traslare i componenti del rumore dalle basse frequenze alle frequenze più alte, contribuendo in tal modo a ridurre il rumore nel dominio audio a bassa frequenza. Ciò si traduce in un sensibile miglioramento del rapporto tra segnale e rumore (SNR – Signal to Noise Ratio). In teoria quest’ultimo aumenta al crescere del rapporto di sovra campionamento a causa della riduzione del rumore di quantizzazione. Allo stesso modo, il rapporto segnale/rumore migliora nel caso di convertitori D/A di ordine più elevato. Al fine di ottenere risultati attendibili in termini sia qualitativi sia quantitativi, sono state realizzate numerose configurazioni di convertitori D/A Delta Sigma per un sistema di riproduzione audio completo su un FPGA della linea Cyclone III di Altera (Fig. 2).

Fig. 2 - Set-up di collaudo per il sistema di riproduzione audio

Realizzazione pratica
Il software audio che viene fatto girare su un processore soft-core Nios II invia i dati audio digitali al controllore audio, che li memorizza temporaneamente (buffer) e sincronizza i campioni audio. Questi vengono successivamente convertiti attraverso il convertitore D/A Delta-Sigma per pilotare direttamente un pin di I/O dell’FPGA. I pin di I/O sono riferiti a una tensione di 2,5 V, mentre il filtro passa-basso RC esterno è progettato in modo da avere una frequenza di taglio di 20 kHz.

Per differenti configurazioni sono stati condotti esperimenti utilizzando convertitore D/A Delta-Sigma del primo e del secondo ordine e vari rapporti di sovra campionamento (sfruttando velocità di clock per i pin di I/O e i convertitori comprese tra 10 e 300 MHz), oltre a un modulo di upsampling (per aumentare ulteriormente la velocità di campionamento). Quest’ultimo fa ricorso a un filtro passa basso del primo ordine digitale a interpolazione (struttura IIR) in modo da aumentare la velocità di campionamento prima dell’intervento del convertitore D/A Delta-Sigma. In termini di risorse dell’FPGA richieste per il canale audio, sono necessarie 266 e 196 celle logiche (LC - Logic Cell) nel caso si utilizzi o meno il modulo di upsampling.

Risultati di test
Come segnale di ingresso per ciascuna configurazione si è fatto ricorso a un certo numero di sinusoidi discrete. Per la misura dello spettro di frequenza e per il calcolo dei valori di SNR e THD nei vari casi si è fatto ricorso a un analizzatore di reti. A questo punto val la pena sottolineare il fatto che tutte le configurazioni sono in grado di garantire una qualità audio decisamente buona. Nella figura 3 viene riportato uno spettro rappresentativo nel caso di un segnale di ingresso sinusoidale con frequenza di 1 kHz. La configurazione risulta composta da un convertitore D/A delta-Sigma del primo ordine con frequenza di clock di 100 MHz e il modulo di upsampling.

Fig. 3 – Risultati dei test relativi a un convertitore D/A delta-sigma del primo ordine a 100 MHz con upsampling con segnale di ingresso di 1 kHz

Oltre a ciò, è stato possibile osservare i seguenti effetti. Un rapporto di sovracampionamento più elevato contribuisce a ridurre il rumore di quantizzazione a fronte di una maggiore distorsione armonica totale (THD - la distorsione armonica indica multipli interi delle frequenze del segnale di ingresso). A causa dell’elevato sovracampionamento si hanno pattern di ripetizione lunghi, con conseguente oscillazione del convertitore D/A Delta-Sigma - fenomeno questo che va sotto il nome di “cicli limite”. Di conseguenza, a causa dell’intrinseca instabilità del convertitore D/A Delta-Sigma del secondo ordine, è necessario un lavoro aggiuntivo per stabilizzare il circuito di controllo.

L’upsampling, inteso come una forma di pre-elaborazione effettuata prima della conversione D/A, garantisce un notevole miglioramento. Una possibile spiegazione di ciò risiede nel fatto che una velocità di campionamento maggiore permette di ridurre il sovracampionamento e quindi anche gli effetti dei cicli limite. Nello stesso tempo, un numero maggiore di campioni garantisce una migliore precisione della conversione, con conseguente diminuzione del rumore di quantizzazione. Considerando tutti i segnali di ingresso sinusoidali misurati, con l’upsampling è stato possibile ottenere un miglioramento in termini sia di SNR sia di THD pari a circa 6 dB (valore medio).

A questo punto si è proceduto al confronto tra il sistema di riproduzione audio realizzato con un dispositivo Cyclone III con dispositivi elettronici consumer,
in questo caso un chip audio ALS268 di Realtk in conformità allo standard audio Intel HD oltre a un iPod Nano 4. A questo scopo sono stati utilizzati il medesimo set-up di misure e lo stesso segnale di ingresso a 1 kHz. Come si può dedurre osservando la figura 4, il rapporto tra segnale e rumore ottenibile utilizzando l’FPGA è paragonabile a quello dei dispositivi consumer presi in considerazione, mentre la distorsione armonica totale (THD) risulta leggermente peggiore (a causa soprattutto dei cicli limite).

Fig. 4 – Valori di SNR e THD di alcuni dispositivi audio consumer rispetto a quelli ottenuti con una soluzione basata su FPGA

Ipotizzando la possibilità di neutralizzare l’effetto dei cicli limite nel convertitore D/A Delta Sigma utilizzando tecniche adeguate, la qualità dell’uscita audio ottenibile sfruttando un approccio basato su FPGA dovrebbe essere del tutto assimilabile a quella dei dispositivi elettronici consumer. Il “dithering”, ovvero l’aggiunta di una piccola quantità di rumore opportunamente distribuito all’ingresso del quantizzatore del convertitore D/A Delta-Sigma, rappresenta un’ulteriore opzione. Ciò permetterebbe di superare il problema legato ai cicli limite e garantire risultato migliori in termini di THD.

In definitiva, le doti di flessibilità e le elevate prestazioni dei pin di I/O degli odierni FPGA permette di ottenere un’uscita audio analogica di elevata qualità direttamente da un FPGA. I convertitori D/A Delta Sigma basati su FPGA sono semplici e compatti e i risultati della riproduzione audio sono del tutto confrontabili con quelli ottenibili dai dispositivi audio consumer utilizzati nei sistemi di infotainment. In futuro verranno esaminati in maggior dettaglio i convertitori D/A Delta-Sigma di ordine più elevato al fine di conseguire un SNR migliore e una minore distorsione imputabile ai cicli limite. Poiché i convertitori D/A Delta-Sigma di ordine più elevato sono intrinsecamente instabili, è indispensabile un’accurata regolazione dei coefficienti per garantire stabilità di comportamento. L’adozione di tecniche di dithering, infine, consentirà un’ulteriore riduzione della distorsione armonica totale.

Processor embedded Nios II
Nios II è un processore soft che può essere istanziato su un FPGA di Altera. Il processore, la memoria associata e le componenti periferiche possono essere istanziate in maniera estremamente semplice utilizzando il tool SOPC Builder di Altera unitamente al software Quartus II. Nios II può essere utilizzando insieme a una vasta gamma di altri componenti al fine di dar vita a un sistema completo. Tra questi vi possono essere un gran numero di periferiche standard, anche se è possibile definire periferiche custom.

Un certo numero di caratteristiche del processore Nios II possono essere configurate dall’utente per soddisfare richieste specifiche. Il processore può essere implementato in tre differenti configurazioni:
– Nios II/f – è la versione “veloce”, ideata per garantire elevate prestazioni. Essa dispone della più ricca gamma di opzioni di configurazione che possono essere utilizzate per ottimizzare le prestazioni;
– Nios II/s – è la versione standard che richiede minori risorse di un dispositivo FPGA, a fronte di una riduzione delle prestazioni;
– Nios II/e – è la versione economica che richiede il minor numero di risorse di un FPGA e dispone quindi di un insieme limitato di caratteristiche configurabili dall’utente.

Gli FPGA della serie Cyclone III e IV
Le caratteristiche e l’architettura degli FPGA della serie Cyclone III rappresentano la soluzione ideale per lo sviluppo di applicazioni dove sono previsti elevati volumi ed è necessario ridurre sia i costi sia i consumi di potenza. Con una densità di 200K elementi logici (LE), 8 Mbit di memoria e consumi di potenza statica inferiori a ¼ W, questa famiglia fissa sicuramente un nuovo standard di riferimento in termini di dissipazione.

Gli FPGA Cyclone III LS sono a primi a integrare una serie di funzionalità di sicurezza a livello di silicio, software e blocchi IP (Intellectual Property) in dispositivi programmabili a bassa dissipazione e ricchi di funzionalità. Questa gamma di caratteristiche di sicurezza permette di proteggere i blocchi IP da tentativi di manomissione, reverse engineering e clonazione. Oltre a ciò, questi dispositivi consentono di introdurre funzioni di ridondanza in un singolo chip utilizzando la tecnica di separazione del progetto, che permette di ridurre dimensioni, peso e consumi delle applicazioni.

La nuova famiglia Cyclone IV di Altera è disponibile in due versioni. I dispositivi Cyclone IV GX hanno un massimo di 150K elementi logici, fino a 6,5 Gbit di RAM e 360 moltiplicatori, oltre a un massimo di 8 transceiver operanti a 3,125 Gbps che supportano i principali protocolli tra cui Gigabit Ethernet (GbE), SDI, CPRI, V.by-One, oltre a disporre di un IP hard per PCI Express (PCIe). I dispositivi della serie Cyclone IV E rappresentano una combinazione ottimizzata in termini di costo e funzionalità e sono caratterizzati da un dissipazione inferiore del 25% rispetto ai dispositivi Cyclone della precedente generazione: essi rappresentano quindi la soluzione ottimale per la realizzazione di applicazioni dove i consumi rappresentano un elemento critico, come ad esempio le radio definite via software (SDR) palmari.
 

Altera, Missing Link Electronics

Endric Schubert, Johannes Röttig, Missing Link Electronics - Axel Zimmermann, Altera

• 
• Tweet
• Pin It
• Condividi per email