EO523

teriali da utilizzare all’interno dei package per assicurare la necessaria stabilità termica e meccanica. Uno sguardo al mercato Il fatto che l’approccio chiplet sia una tendenza che ri- scuote sempre più interesse tra i produttori, emerge anche dall’andamento del mercato e si sta assistendo a una cre- scita considerevole del settore. Gli analisti di IDTechEx , per esempio, valutano questo mercato in 411 miliardi di dollari per il 2035, con un CAGR del 14,7% per il periodo compreso tra il 2025 e il 2035 in settori di applicazione come quello dei server, telecomunicazioni e 5G, IoT, PC, telefoni cellulari, industria automotive e altri. Gli anali- sti di MarketsandMarkets evidenziano che la crescita dovrebbe essere particolarmente rapida già nei prossimi cinque anni, dato che indicano che il mercato globale dei chiplet dovrebbe passare dai 6,5 miliardi di dollari del 2023 a 148 miliardi di dollari nel 2028. I driver di questa crescita saranno principalmente la richie- sta di alte prestazioni in termini di capacità di elaborazione (HPC) per settori quali data center e intelligenza artificiale. Un altro driver particolarmente importante per la crescita del mercato dei chiplet sarà lo sviluppo delle infrastrutture 5G. I chiplet, infatti, sono in grado di migliorare sensibil- mente le prestazioni e l’efficienza dei dispositivi di rete in modo economicamente conveniente. La notevole crescita prevista per il 5G spingerà quindi nei prossimi anni anche la diffusione dei sistemi basati su chiplet. Alcuni esempi Un esempio interessante dei vantaggi ottenibili con le tecnologie chiplet è costituita dai processori AMD EPYC di 5a generazione. Si tratta di SOC che forniscono tutte le funzionalità necessarie per realizzare i server senza l’uso di un chipset. Queste funzionalità sono implementate dal die I/O che collega i die della CPU e gestisce tutte le inter- facce con il mondo esterno, come l’accesso alla memoria. TECH FOCUS CHIPLET In questi processori sono implementati due tipi di core diversi. In questo modo, variando il tipo e il numero di core, si possono affrontare un’ampia gamma di esigenze in termini di workload. Il primo tipo di core è quello Zen 5, che è ottimizzato per ottenere elevate prestazioni. AMD combina fino a otto di questi core per creare un core complex (CCX) che inclu- de una cache L3 condivisa da 32 MB. Questo complesso di core è realizzato su un die (chiamato dal produttore CCD), fino a 16 dei quali possono essere configurati in un pro- cessore EPYC 9005 per un massimo di 128 core nel fattore di forma SP5. Il secondo tipo di core è quello Zen 5C, ottimizzato, in- vece, per avere elevata densità ed efficienza. Questo tipo di core è progettato per offrire maggiori prestazioni per watt. Il core Zen 5C include fino a 16 core e una cache L3 condivisa da 32 MB. Fino a 12 di questi CCD possono es- sere combinati con un CCD I/O per fornire con fino a 192 core nella CPU, sempre in un fattore di forma SP5. I componenti comunicano utilizzando la tecnologia AMD Infinity Fabric, una connessione utilizzata tra le CPU, tra i componenti nell’architettura multi-chip e per collegare i core del processore, memoria, I/O PCIe Gen 5 e mecca- nismi di sicurezza. Se si considerano le tecnologie dei processi produttivi usati per i diversi tipi di die, diventano subito eviden- ti i vantaggi di questa architettura: gli attuali core Zen 5 sono prodotti utilizzando la tecnologia di processo a 4 nm, il core Zen 5C è prodotto a 3 nm e il die I/O rimane invece a 6 nm come nella generazione precedente. Anche Intel da tempo ha lavorato su diverse tecnologie per favorire lo sviluppo di architetture chiplet e sta lavorando a diversi design basati su questo approccio. Foveros Direct 3D, per esempio, è una tecnologia che consente il colle- gamento diretto di uno o più chiplet a una base attiva per creare moduli di sistema complessi. Il collegamento diret- to si ottiene tramite la saldatura a termocompressione di La combinazione delle tecnologie EMIB e Foveros di Intel consente la creazione di sistemi flessibili ed eterogenei con un’area superficiale di silicio totale significativamente più ampia all’interno di un singolo package (Fonte: Intel) ELETTRONICA OGGI 523 - GENNAIO/FEBBRAIO 2025 35