La nuova generazione a 90 nm degli FPGA Lattice – (The 90 nm generation of new Lattice FPGA)

• 
• Tweet
• Pin It
• Condividi per email

Lattice ha presentato due nuove famiglie di dispositivi: gli FPGA LatticeSC System Chip sono progettati per offrire il più alto livello di prestazioni complessive in questo settore, mentre gli FPGA LatticeECP2 uniscono un tessuto logico a basso costo con funzioni degne degli FPGA di fascia alta.

Gli FPGA LatticeSC sono ricchi di funzionalità che consentono di accelerare tutte le connessioni – da chip a chip, dal chip alla memoria, collegamenti seriali ad alta velocità, collegamenti del backplane e della rete. I dispositivi LatticeSC integrano blocchi SERDES ad alto numero di canali, che supportano velocità di trasmissione dati di 3,4 Gbps; I/O paralleli PURESPEED che raggiungono una velocità di 2 Gbps, un record in questo settore; strutture innovative per la gestione del clock; logica FPGA operante a 500 MHz; blocchi di RAM densi; blocchi strutturati di ASIC embedded realizzati con l’esclusiva tecnologia Masked Array for Cost Optimization (MACO) di Lattice. La famiglia offre densità comprese tra 15k e 115k look-up table. I dispositivi LatticeSC sono dotati di memoria embedded block RAM (EBR) in quantità compresa tra 1 e 7,8 Mbit, capace di operare a 500 MHz.

La famiglia LatticeECP2 riduce i prezzi degli FPGA fino a meno di 0,50 dollari per 1000 Look-up Table, in volumi produttivi elevati. La nuova famiglia aumenta anche la densità logica disponibile fino a 70k LUT, accresce il numero di moltiplicatori 18×18 fino a ottantotto, migliora le prestazioni degli I/O di oltre il 50% e potenzia le possibilità di configurazione grazie al supporto pre-ingegnerizzato per interfacce di memoria DDR2 a 400 Mbps e alla crittografia del bitstream di configurazione. Per supportare le applicazioni DSP a basso costo, i dispositivi ECP2 incorporano blocchi sysDSP capaci di eseguire fino a 28,6 milioni di operazioni Multiply Accumulates al secondo a prezzi inferiori a un millesimo di dollaro per MMAC.

Lattice introduced two new FPGA families. LatticeSC System Chip FPGAs are designed to provide the highest overall performance in the industry, while LatticeECP2 FPGAs combine the industry’s lowest cost FPGA fabric with high-end FPGA features.
LatticeSC FPGAs are packed with features that accelerate chip-to-chip, chip-to-memory, high-speed serial, backplane and network data path connectivity. Integrated into the LatticeSC devices are high-channel count SERDES blocks supporting 3.4 Gbps data rates, PURESPEED parallel I/O providing an industry-leading 2 Gbps speed, innovative clock management structures, FPGA logic operating at 500 MHz, dense block RAM and Lattice’s unique Masked Array for Cost Optimization (MACO) embedded structured ASIC blocks. Densities in the family span 15K to 115K LUTs. LatticeSC devices offer 1 to 7.8 Mbit embedded block RAM (EBR) capable of 500HMz operation.
The LatticeECP2 family cuts FPGA prices to under $0.50 per 1000 Look-up Tables in high volume. This new family also increases available logic density to 70K LUTs, increases the number of 18×18 multipliers to 88, boosts I/O performance over 50% and enhances configuration capabilities with pre-engineered 400Mbps DDR2 memory interface support and configuration bitstream encryption. To support low cost DSP applications, the ECP2 devices embed sysDSP blocks capable of execute up to 28.6 Million Multiply Accumulates per second at prices below $0.001 per MMAC.

• 
• Tweet
• Pin It
• Condividi per email