Alimentazione: alcuni suggerimenti (parte 41) – Potenziamento della memoria DDR

La dissipazione di potenza all’interno dei sistemi logici CMOS è principalmente correlata alla frequenza di clock, alla capacità di ingresso dei diversi gate inclusi nel sistema e alla tensione di alimentazione. Con il ridimensionamento delle dimensioni dei dispositivi, e quindi delle tensioni di alimentazione, sono stati ottenuti guadagni significativi nella riduzione della dissipazione a livello di gate. Queste ridotte dissipazioni, insieme al funzionamento a più alta velocità dei dispositivi a più alta frequenza, hanno consentito di confinare le frequenze di clock nell’intervallo dei gigahertz.

Fig. 1 – Le tensioni di terminazione VTT dimezzano la potenza di terminazione

A frequenze di clock così alte, le impedenze controllate, i bus appropriatamente terminati e l’accoppiamento ottimale  consentono di avere un segnale di clock appropriato. Tradizionalmente, i dispositivi logici sono stati progettati per eseguire il clock dei dati su un unico fronte del clock e quello della memoria DDR sia sul fronte in salita sia sul fronte in discesa del clock. In questo modo, è possibile raddoppiare la velocità di trasmissione dei dati con solo un aumento minimo a carico della dissipazione della potenza.

L’incrementata velocità dei dati richiede che la rete di distribuzione dei clock venga accuratamente progettata per ridurre al minimo le oscillazioni transitorie e le riflessioni , che potrebbero inavvertitamente eseguire il clock dei dispositivi logici. Nella figura 1 sono presentati due possibili schemi di terminazione dei bus. Nel primo (A), i resistori di terminazione dei bus sono posizionati alla fine della rete di distribuzione e sono collegati a terra. Se il driver dei bus è nello stato basso, la dissipazione dei resistori è pari a zero. Nello stato alto, la dissipazione di potenza dei resistori è uguale al quadrato della tensione di alimentazione (V_DD) diviso la resistenza dei bus (impedenza di sorgente più resistore di terminazione). La perdita media equivale al quadrato della tensione di alimentazione diviso per il doppio della resistenza dei bus.

Nel secondo schema (B), il resistore di terminazione è collegato a una tensione di alimentazione (V_TT) pari alla metà della tensione V_DD. La dissipazione all’interno del resistore è quindi costante, indipendentemente dalla tensione di alimentazione, ed equivale al quadrato di V_TT (o al quadrato di (Vdd/2)) diviso per la resistenza di terminazione. Il risultato è un fattore di  riduzione pari a 2 per il risparmio di potenza  rispetto al  primo approccio, ma con il costo di un’alimentazione aggiuntiva.

Ad ogni modo, i requisiti per questa alimentazione sono fuori dalla norma. Innanzitutto, la relativa uscita deve essere la metà di quella della tensione del driver (V_DD). Come seconda cosa, deve sia fornire sia raccogliere corrente. Quando la tensione di uscita del driver è bassa, la corrente fluisce dall’alimentazione V_TT; quando la tensione del driver è alta, invece, la corrente fluisce nell’alimentazione. Infine, l’alimentazione deve passare tra diverse modalità man mano che cambiano i dati di sistema e deve fornire una bassa impedenza di sorgente, prossima alla frequenza di clock del sistema.

La potenza di picco è facilmente determinabile in base ai resistori di terminazione, alla frequenza di clock e alle capacità interne al sistema. Diversamente, la potenza media è più difficile da calcolare e può essere inferiore di molte volte a un decimo della potenza di picco. Questi fattori devono essere attentamente considerati perché il sistema è dinamico e non presenta una frequenza di clock fissa. Inoltre, il clock dei dati non viene eseguito ad ogni ciclo e alcuni dispositivi si troveranno in un terzo stato di alta impedenza.

Con le misure del sistema, è importante verificare il valore della corrente media in quanto può essere determinante per stabilire l’appropriata topologia dell’alimentazione. Ad esempio, si potrebbe valuatare  la bassa dissipazione di potenza di un’alimentazione di commutazione con le dimensioni e il costo ridotti di un regolatore lineare. Nella tabella 1 vengono confrontati il numero di componenti, i requisiti di area, la dissipazione e il costo di un commutatore e di un regolatore lineare. I dati sono riferiti a regolatori in grado di generare 3 amp di corrente di picco. È interessante notare che, se la corrente di picco è sempre presente, la gestione della dissipazione diventa difficile. La scelta può essere effettuata stabilendo la corrente in CC. Evidentemente, il regolatore lineare è più vantaggioso sotto tutti gli altri aspetti.

Una questione importante che emerge con un’alimentazione DDR è il controllo della tensione di uscita durante carichi transitori incontrollati ed estremi. Come mostrato nella tabella 1, l’approccio lineare consente un controllo della larghezza di banda estremamente più accurato rispetto allo switching. Di conseguenza, è possibile utilizzare condensatori di dimensioni più ridotte per controllare l’impedenza di uscita. Per controllare l’uscita fino a 40 mV con un carico di 3 amp, ad esempio, l’impedenza di uscita in corrispondenza della frequenza di crossover deve essere inferiore a 0,013 ohm, il che corrisponde a circa 10 uF di capacità. Un switching dotato di un controllo a circuito chiuso a 50 Hz ha  più di 200 uF di capacità, con un conseguente aumento dei costi e dell’area dei circuiti (vedere il Power Tip 10).

Per riepilogare, la memoria DDR migliora la velocità del sistema eseguendo il clock dei dati su entrambi i fronti del clock e consente quindi di incrementare la trasmissione. A causa del funzionamento ad alta frequenza, è necessario utilizzare resistori di terminazione per ridurre i riflessi di tensione. Le perdite nelle terminazioni possono essere ridotte al minimo collegando un’estremità a una tensione uguale alla metà della tensione di alimentazione. Questa alimentazione deve essere in grado di fornire o assorbire corrente e presentare un’elevata frequenza di crossover per minimizzare i requisiti dei condensatori. Un approccio basato su regolatore lineare per l’alimentazione delle terminazioni consente di risparmiare e di ridurre le dimensioni, purché l’aumento della dissipazione di potenza rimanga accettabile.

Nel prossimo incontro si discuterà di semplici circuiti di comando di gate FET.

Per ulteriori informazioni su questa e altre soluzioni per gli alimentatori, visitare: http://www.ti.com/power-ca

Per contattare Robert Kollman: [email protected]

Leggi tutti i corsi

Robert Kollman, Texas Instruments

Contenuti correlati

• 
  TI: nuovi moduli di alimentazione

  I nuovi moduli di alimentazione isolati UCC34141-Q1 e UCC33420 di Texas Instruments (TI) si basano sulla tecnologia IsoShield dell’azienda, una soluzione proprietaria sviluppata per package multichip. Questi nuovi componenti -sottolinea il produttore- offrono una potenza maggiore in spazi...
• 
  TI e Nvidia per le architetture di alimentazione a 800 V

  Texas Instruments (TI) e Nvidia hanno annunciato un’architettura di alimentazione a 800 V progettata per supportare la visione di Nvidia per i data center AI. Il produttore sottolinea che la sua architettura di alimentazione a 800 VCC...
• 
  Due nuove famiglie di MCU con NPU da TI

  Le MCU MSPM0G5187 e AM13Ex sono due nuove famiglie di microcontroller di Texas Instruments (TI). Questi dispositivi integrano le unità di elaborazione neurale (NPU) TinyEngine di TI, un acceleratore hardware dedicato per MCU in grado di ottimizzare...
• 
  TI: il futuro dell’IA a embedded world 2026

  All’edizione 2026 di embedded world, Texas Instruments (TI)  sarà presente con i suoi prodotti per l’elaborazione analogica ed embedded, software e un ecosistema di strumenti di sviluppo. In particolare, saranno presenti le innovazioni in ambito IA e...
• 
  Le nuove tecnologie per l’automotive di Texas Instruments

  Texas Instruments (TI) ha annunciato diversi nuovi prodotti e risorse per lo sviluppo destinati al settore automotive. Si tratta della famiglia di SoC scalabili TDA5, componenti per il calcolo ad alte prestazioni caratterizzati da funzionalità di elaborazione ottimizzate...
• 
  TI: un nuovo DMD per la litografia

  Texas Instruments (TI) ha introdotto DLP991UUV, un DMD (Digital Micromirror Device) utilizzabile per la litografia digitale maskless. Questa soluzione per l’imaging ha 8,9 milioni di pixel (il mirror pitch è di 5,4 μm), una velocità di elaborazione...
• 
  Nuove MCU C2000 low cost da TI

  Texas Instruments (TI) ha presentato la serie F28E12x, microcontroller real time C2000 low-cost basati su un core DSP C28x a 160 MHz e dotati di periferiche analogiche come un convertitore analogico/digitale ad alta velocità e un amplificatore di...
• 
  TI presenta uno switch che riduce i costi

  Texas Instruments (TI) ha realizzato TMAG5134, uno switch in-plane a effetto Hall che consente il rilevamento della posizione e offre un’alternativa conveniente e di semplice utilizzo rispetto ai sensori magnetoresistivi. Si tratta di uno switch digitale che...
• 
  Due misuratori di carica per batterie da TI

  BQ41Z90 e BQ41Z50 sono due nuovi misuratori single-chip di TI per il livello di carica delle batterie. Peculiarità di questi componenti è l’utilizzo della tecnologia adattiva Dynamic Z-Track che consente di ottenere una maggiore efficienza e affidabilità...
• 
  Mouser presenta un eBook sui robot mobili autonomi

  Mouser Electronics, in collaborazione con Texas Instruments (TI), propone un nuovo eBook focalizzato sui robot mobili autonomi (AMR). Il nuovo eBook, dal titolo 13 Experts Discuss Autonomous Mobile Robots, approfondisce le principali sfide del settore e descrive...