EO527

DIGITAL SOC AI ve toolchain e set d’istruzioni. Piuttosto, se già lavorano nell’ecosistema Armper le fun- zioni di controllo embedded, desiderano restare nell’am- biente Arm anche per le funzioni AI/ML. È possibile sod- disfare questo requisito abbinando una CPU Cortex-M a una NPU Ethos-U, entrambi di produzione Arm. Di fatto, la NPU Ethos-U è sostanzialmente un co-proces- sore che s’integra perfettamente con la CPU Cortex-M. Il compilatore Arm Vela suddividerà automaticamente tra loro il carico di lavoro ML, assegnando tipicamente alla NPU una percentuale pari o superiore al 95%. Un notevole vantaggio collaterale è rappresentato dal fatto che la CPU Cortex-M potrà disattivarsi o svolgere un altro lavoro mentre viene risolta l’inferenza ML. 2. L’integrazione deve coinvolgere l’intero sistema È corretto dire che, in un MCU con integrazione AI/ML, la NPU rivestirà probabilmente il ruolo da protagonista. Tuttavia, è importante considerare i componenti che ver- ranno integrati attorno a questi core di elaborazione e, soprattutto, le modalità di integrazione. In tale contesto, memoria e periferiche sono in cima alla lista. Come riportato nella figura 1, la capacità di elaborazione avanzata è essenziale per raggiungere prestazioni eleva- te e una maggiore efficienza energetica; tuttavia, senza un sistema di memoria ottimizzato di supporto, i risultati non soddisferanno le attese. Uno schema semplificato della topologia di memoria degli MCU Ensemble è illustrato nella Figura 2. La metà supe- riore rappresenta la sezione in tempo reale, con una Tight- ly Coupled Memory (TCM) molto veloce connessa ai core della CPU e della NPU. Per intervalli d’inferenza rapidi, queste memorie SRAM TCM devono essere sufficiente- mente grandi da contenere la “tensor arena” (ovvero l’a- rea di memoria) del modello ML. La metà inferiore dello schema mostra altre memorie di sistema, collegate da un bus comune ad alta velocità. È necessaria una SRAM bulk condivisa di grandi dimen- sioni per conservare i dati provenienti dai sensori, come l’ingresso da una fotdocamera e i microfoni, mentre una memoria non volatile sempre di ampie dimensioni contie- ne il modello ML stesso più il codice applicativo. Quando memorie on-chip di ampie dimensioni sono sudistribuite in questo modo per ridurre al minimo il traffico in com- petizione sul bus, aumentano in maniera considerevole le transazioni le transazioni della memoria eseguite in ma- niera concorrente, è possibile eliminare eventuali “colli di bottiglia”, diminuiscono i tempi di accesso alla memoria e il consumo energetico è compatibile con l’utilizzo di una batteria di piccole dimensioni. Il set corretto delle periferiche è altrettanto critico per le MCU utilizzate nelle applicazioni ML negli endpoint che spesso operano in uno o più dei domini “a tre V”: visione, voce e vibrazione. Questo significa che si richiede la con- nettività ai sensori di immagine, ai microfoni, alle unità di misura inerziale e ad altri dispositivi, in aggiunta alle periferiche tradizionali delle MCU, come i canali seriali ad alta velocità, le interfacce analogiche e i collegamenti tra display. Per i dispositivi endpoint basati sull’AI, tutte queste fun- zionalità devono essere integrate nellla MCU. L’integrazione dell’intero sistema non soltanto elimina l’esigenza di terminali (rail) di potenza aggiuntivi e la pre- senza di un PMIC (Power Management IC) per la conver- sione di potenza, ma consente anche il controllo dinamico dell’alimentazione più granulare, che rappresenta la terza funzione che unMCU con AI integrata dovrebbe integrare. 3. Gestione adattiva dell’alimentazione per esten- dere il tempo di funzionamento della batteria Sin dagli inizi, Alif ha preso atto che la concentrazione di capacità ML locale nell’endpoint sarebbe aumentata ver- tiginosamente nel futuro immediato e, allo stesso tempo, le dimensioni fisiche di questi prodotti si sarebbero ridot- te drasticamente - specialmente nei dispositivi indossa- bili - con conseguente utilizzo di batterie dalle dimensio- ni sempre più piccole. L’approccio di Alif per affrontare il problema dell’esten- Fig. 2 - La topologia della memoria interna degli MCU Ensemble ELETTRONICA OGGI 527 - GIUGNO/LUGLIO 2025 44