Un clock differenziale per due chip di memoria DDR

Dalla rivista:
Elettronica Oggi
Molti ingegneri pensano che un segnale di clock differenziale possa temporizzare un solo chip e che quando c’è bisogno di temporizzare due chip di memoria DDR occorra inevitabilmente implementare un buffer per raddoppiare il clock differenziale. Questa idea di design descrive come si può realizzare un circuito capace di temporizzare due chip di memoria DDR senza bisogno di un buffer sul clock e senza sacrificare in alcun modo l’integrità dei segnali.
Un criterio generale per il contenimento dei costi nei SOC, System-On-Chip, è quello di minimizzare il numero dei pin. Ciò comporta che in molti SOC vi sia solo un segnale differenziale di temporizzazione per la connessione dei chip di memoria esterni. Dunque, se c’è bisogno di più di una memoria DDR esterna, ecco che occorre utilizzare un buffer per poter avere due clock.
Fig. 1 – Questo circuito permette di temporizzare due chip DDR con un unico segnale di clock differenziale
La figura 1 mostra un SOC con un controller DDR embedded che serve a portare il clock differenziale a due chip di memoria DDR. All’uscita dell’integrato IC1 i due segnali differenziali CLK e CLK- sono connessi rispettivamente in serie alle resistenze R1 ed R2. La traccia viene, quindi, sdoppiata in parallelo verso i chip di memoria DDR IC2 e IC3, ma in più c’è anche una resistenza terminale vicino all’IC2.
Fig. 2 – Scheda PCB che mostra le tracce del segnale differenziale dal SOC agli integrati IC2 e IC3
La figura 2 mostra il layout equivalente su una scheda stampata PCB composta da quattro livelli FR4 e nella superficie principale si trovano i segnali differenziali CLK e CLK-. Questi segnali sono instradati molto vicini e attraversano le resistenze R1 ed R2 fino alle rispettive terminazioni. Molto vicina all’integrato IC2 si vede la resistenza terminale R3 da 120 Ω. Le tracce in basso sono quelle che servono per connettere il segnale differenziale all’integrato IC3. La lunghezza totale della connessione differenziale dal SOC fino ai chip DDR è di circa 2,5 pollici.
In questo modo il SOC garantisce la temporizzazione differenziale ai due chip DDR. Per i valori delle resistenze non ci sono particolari vincoli, ma si può tenere conto che i migliori risultati ideali si otterrebbero se R1 ed R2 fossero cortocircuiti ed R3 fosse un circuito aperto.
Goh Ban Hok, Infineon Technologies
Contenuti correlati
-
Proteggere l’IoT con i SoC e FPGA PolarFire
La protezione dei dispositivi IoT non dovrebbe riguardare semplicemente la protezione da edge a cloud, ma dovrebbe anche riguardare la protezione dell’intera catena di approvvigionamento coinvolta nella realizzazione di questi prodotti Leggi l’articolo completo su EO 510
-
Il ruolo delle MCU a 8 bit nel controllo delle applicazioni IoT
Risalendo all’indietro nel tempo fino agli anni ’70, i microcontrollori hanno svolto un ruolo di primo piano nel controllo di una gran varietà di prodotti destinati ai settori automotive, consumer e industriale. Oggi, questo ruolo si è...
-
Inova Semiconductors riceve il premio Digital Innovator 2023
Inova Semiconductors è stata nominata “Digital Innovator” per il terzo anno consecutivo dalla rivista di PC Chip insieme agli esperti di Globis Management Consulting. Chip ha condotto un’indagine sulle innovazioni digitali con l’obiettivo di trovare aziende tedesche...
-
Nuova memoria da Infineon per dispositivi compatti
Infineon Technologies ha presentato la memoria NOR flash SEMPER Nano, ottimizzata per dispositivi elettronici alimentati a batteria con fattore di forma ridotto. Questa memoria è disponibile in configurazioni da 256 Mbit e 1,8 V e può essere...
-
Andes e IAR insieme per il driver TDDI ILITEK ILI6600A
Andes Technology e IAR hanno annunciato che il SoC TDDI (Touch and Display Driver Integration) ILI6600A di ILITEK utilizza il core CPU RISC-V V5 certificato Andes N25F-SE ISO 26262 e la toolchain Embedded Workbench certificata IAR per...
-
Produzione industriale di nuova generazione con l’IIoT
La versione industriale dell’Internet of Things trasferisce i vantaggi di Industria 4.0 nel settore manifatturiero Leggi l’articolo completo su Embedded 87
-
KIOXIA amplia la gamma di prodotti con memoria flash integrata
KIOXIA Europe ha annunciato il campionamento della più recente generazione dei suoi prodotti con memoria flash incorporata conformi con la specifica JEDEC e-MMC ver. 5.1 per applicazioni consumer. I nuovi prodotti sono disponibili con capacità di 64...
-
Advantech rilascia una memoria per un’ampia gamma di temperature di esercizio
Advantech ha realizzato SQR-SD4E, una nuova soluzione di memoria SQRAM DDR4 3200 che offre affidabilità e stabilità a livello industriale per un’ampia gamma di temperature di esercizio da -40 a 125 °C e può essere utilizzata per...
-
Le innovative applicazioni dei dispositivi programmabili FPGA-SoC
Questo articolo è una panoramica sulle nuove funzionalità FPGA e le risorse SoC in applicazioni come il posizionamento indoor, l’ottimizzazione di algoritmi utilizzando sistemi operativi, codici di ottimizzazione, reti definite da software e nuove piattaforme di elaborazione...
-
I chip chiave per Industria 4.0
Alcune categorie di circuiti integrati stanno guidando la crescita dei chip dedicati al mondo della Internet of Things. In uno studio sul comparto, la società di ricerca IoT Analytics individua quattro categorie principali: MCU, chip di connettività,...