Gli ASIC strutturati sono diventati un argomento di grande attualità nel mondo dell’elettronica. Il rapido incremento dei costi delle apparecchiature necessarie per geometrie di processo sempre più miniaturizzate ha contribuito a ridurre le possibilità di scelta della tecnologia da parte degli utilizzatori. Gli ASIC basati su celle hanno senso nel momento in cui il volume di produzione è sufficientemente alto da ripagare il costo di realizzazione e il cliente necessita realmente delle prestazioni sicuramente spinte offerte da questa soluzione. Gli FPGA consentono ai progettisti di evitare i costi delle attrezzature e introdurre in breve tempo il proprio prodotto sul mercato, anche se a fronte di un costo unitario sostanzialmente superiore. Questa dicotomia tecnologica ha creato un’opportunità per prodotti ASIC entry level che prendono il nome di ASIC strutturati. In seguito all’introduzione da parte di diversi produttori di numerosi prodotti basati su ASIC strutturati, ai progettisti è lasciato l’arduo compito di scegliere il miglior prodotto per una data applicazione.
Ogni prodotto basato su ASIC strutturati commercializzato nel corso degli ultimi due anni è stato progettato con un specifico obiettivo. La comprensione dei vincoli progettuali determinati dalla singole applicazioni consente all’utilizzatore di porsi nella condizione ottimale per scegliere il prodotto più adatto. Consideriamo un ASIC strutturato immesso sul mercato con l’obbiettivo di garantire le più alte prestazioni in una data tecnologia: questo prodotto riuscirà con ogni probabilità a soddisfare le esigenze dei progettisti in termini di velocità, ma potrebbe presentare un consumo troppo elevato e una densità logica non ottimizzata rispetto ad architetture alternative. L’ASIC che ne risulta occuperebbe una superficie di silicio superiore a quella dei prodotti concorrenti, genererebbe più calore, richiederebbe un package con caratteristiche di dissipazione termica avanzate e presenterebbe un costo unitario sensibilmente. Sicuramente, sarebbe più veloce dei prodotti della concorrenza.
Un altro produttore di ASIC strutturati può scegliere un approccio diametralmente opposto, prediligendo la riduzione dei consumi imponendo dei vincoli di progetto in funzione della potenza assorbita, integrando nel prodotto il maggior numero possibile di funzionalità nel rispetto dei limiti imposti. Il risultato è un prodotto estremamente parco nei consumi ma con un numero ridotto di I/O, una memoria limitata e con poche funzionalità aggiuntive come moduli di gestione del clock e interfacce ad alta velocità. Il prodotto presenta inoltre dei limiti dal punto di vista delle prestazioni di clock in quanto le librerie sono state ideate per valori di densità e potenza ridotti.
Alcuni produttori di ASIC strutturati hanno sviluppato piattaforme destinate ad applicazioni specifiche e ottimizzate per un particolare tipo di prodotto finale, rivolto ad esempio al mercato datacom o consumer. Queste piattaforme si possono rivelare utili per quegli utilizzatori che desiderano realizzare prodotti che si adattino al meglio alle Proprietà Intellettuali (IP) integrate nella piattaforma, ma lasciano spazio a due sole alternative: cercare di adattare la piattaforma all’applicazione includendovi le proprie IP, o rinunciare ad avere una piattaforma competitiva.
I piccoli produttori di ASIC strutturati sembrano accontentarsi di poter avere un prodotto disponibile sul mercato. Questi prodotti sono progettati per soddisfare alcune esigenze di base, ad esempio disporre di una struttura di elaborazione centrale che realizzi le funzioni principali, di un limitato numero di I/O e di una grande quantità di memoria. Esistono applicazioni adatte a questo tipo di prodotti, anche se possono esserci limitazioni nelle risorse e nelle capacità di progettazione, nonché incertezze sul supporto a lungo termine da parte di queste aziende.
Le aziende produttrici di FPGA mettono a disposizione prodotti molto più flessibili degli ASIC basati su celle che possono essere generalmente classificati in due categorie: alta complessità o basso costo. Le due scelte appaiono mutuamente esclusive dato che i prodotti a elevata complessità presentano anche prezzi elevati, mentre i prodotti più economici hanno dovuto rinunciare a certe funzionalità per mantenere i costi al di sotto di una certa soglia. In ogni caso, i dispositivi FPGA offrono agli utenti un elevato grado di flessibilità nel soddisfacimento delle esigenze di progetto dell’utilizzatore. Questa flessibilità si traduce in un elevato costo unitario del prodotto in quanto la struttura programmabile occupa parecchio spazio su silicio e richiede un package capace di dissipare efficacemente il calore generato.
Esistono infine dei dispositivi ASIC strutturati pensati espressamente come sostituti diretti degli FPGA. Si tratta di prodotti che racchiudono al loro interno le stesse Ip degli FPGA, compresi moltiplicatori, funzioni per la gestione del clock, memorie e diversi tipi di I/O. Questo tipo di ASIC strutturato è progettato in modo da poter utilizzare gli stessi contenitori e gli stessi terminali dell’FPGA che va a sostituire, e a comportarsi come quest’ultimo all’interno del sistema dell’utilizzatore.
Per tutti quei prodotti che non saranno commercializzati in volumi sufficientemente elevati da giustificare i costi iniziali di un ASIC basato su celle, gli ASIC strutturati rappresentano la scelta più naturale in quanto i costi unitari sono confrontabili con quelle degli ASIC basati celle, senza gli elevati oneri di realizzazione. La decisione successiva da prendere riguarda quale particolare ASIC strutturato scegliere: ad alta velocità, a basso consumo, per applicazioni specifiche. Tutti hanno particolari attrattive, ma per garantire la necessaria flessibilità di progetto, la procedura ideale sarebbe quella di realizzare un prototipo mediante un FPGA e successivamente sostituirlo con un ASIC strutturato del tipo sopra descritto. L’ASIC strutturato con un mix ottimizzato in termini di flessibilità, costo contenuto, consumi ridotti e buone prestazioni è la soluzione che meglio preserva le funzionalità essenziali di un ASIC garantendo contemporaneamente le migliori caratteristiche di progettazione delle FPGA. In altre parole, il sostituto dell’FPGA.
Structured ASICs have become a hot topic in the industry. The rapidly escalating tooling costs associated with finer process geometries have left users with fewer choices in technology. Cell-based ASICs can make sense if the product’s volume is high enough to pay back the cost of the tooling and the customer needs the added performance a standard cell can offer. FPGAs allow designers to avoid tooling costs while getting a product to market quickly, but at a substantially higher unit cost. This dichotomy in technology has created a void and opportunity for a low cost of entry ASIC product called structured ASIC. Now that numerous structured ASIC products are being introduced from multiple vendors, designers are faced with the difficult choice of selecting the best product for a given application.
Each structured ASIC product introduced over the last 2 years has been designed with a unique design goal in mind. It is by understanding a specific design goal driven by individual applications that a user will be able to select the optimal product. For example, one structured ASIC product offered in the market today has been designed to be the highest performing product in a given technology, and will likely achieve the speed goals of designers but power consumption could be higher and core logic density could be less efficient than other architectures. The resulting ASIC could have a larger die size than competitors, generate more heat, require packaging with enhanced heat dissipation characteristics, and have significantly higher unit costs. But it will be faster than competing products.
Another structured ASIC company has taken the op
posite approach by designing the lowest power product possible, limiting the design goals of the product to a given power budget and then putting as much functionality into the product as possible without exceeding the power budget. The result is a product that consumes very little power but is limited in I/O standards, short on memory, and contains scant extras like clock management blocks and high speed interfaces. The product is also quite limited in clock performance as the core libraries are designed for low power and density.
Some structured ASIC companies have developed application specific platforms that are optimized for a specific type of end product, such as consumer or datacom applications. These platforms may be useful for customers with product requirements that fit the intellectual property designed into the platform, but the bulk of ASIC users will either be left with trying to make the platform work for their application by adding in their own IP or be left without a competitive platform entirely.
Smaller structured ASIC companies seem to be content to simply have a product in the market. These products appear to be designed with basic goals in mind such as a functional core fabric with a small selection of I/O standards supported and a huge amount of memory. There are applications that will fit into these products, but long-term product support from these companies is questionable and there may be limitations in design resource and capabilities.
FPGA companies have products that are more flexible than cell based ASICs and can generally be classified in two categories: high complexity or low cost. The two options appear to be mutually exclusive since the high complexity products are also high cost and the low cost products have much of the functionality stripped out of them to get the cost down. However, FPGAs offer users a large degree of flexibility and latitude when it comes to the designer’s application needs. This flexibility comes at a high unit cost since the programmable core fabric requires a large amount of silicon space and packaging that will dissipate the heat.
Finally, there is a structured ASIC product that is targeted directly as an FPGA replacement. This product offers the same embedded IP as the FPGAs including multipliers, clock management functions, memory features, and I/O types supported. The structured ASIC is designed to offer the same packages and pinouts as the FPGA it replaces and even responds like the FPGA in the user’s system. The product doesn’t make claims to be the lowest power, lowest cost, or the fastest product on the market, but for its intended purpose as an FPGA replacement it is certainly the best.
For designers whose product will not ship in volumes high enough to justify the up-front costs of a cell-based ASIC, a structured ASIC is the natural choice with unit costs close to those of a cell-based ASIC but without the high tooling costs. The next decision then becomes which structured ASIC product to choose. High speed, low power, or application specific all have certain attractions, but for design flexibility it may be ideal to prototype in an FPGA, then convert to an FPGA replacement structured ASIC. The structured ASIC that contains the overall balance in design flexibility, low cost, low power, and good performance is the product that retains the core features of ASICs while pulling in the best design features of FPGAs: the FPGA replacement product.