Autore: Filippo Fossati
Questi nuovi FPGA a bassissima dissipazione sono contraddistinti da un livello di sicurezza particolarmente spinto grazie alla presenza di funzionalità che garantiscono protezione dalle intrusioni, sicurezza del progetto e possibilità di scomposizione dello stesso
Caratteristiche di sicurezza avanzate e bassissima dissipazione sono sicuramente le caratteristiche chiave della nuova linea di FPGA Ciclone III LS di recente annunciate da Altera.
“Con l’introduzione di questa nuova linea, ha sottolineato Tommaso Rolando, responsabile per il Sud Europa di Altera – abbiamo voluto soddisfare le esigenze di quattro mercati principali – militare, industriale, del broadcast e wireless e sono ideali laddove consumi e ingombri rappresentano elementi critici e la durata della batteria e i livelli di sicurezza sono elementi imprescindibili di progetto”.
Tommaso Rolando, responsabile per il Sud Europa di Altera
I nuovi FPGA della serie Cyclone III LS sono in grado di assicurare i più elevati livelli di densità – in termini di logica, memoria e risorse DSP – a parità di ingombri sulla scheda. Si tratta degli FPGA a più bassa dissipazione al momento disponibili sul mercato: i consumi di potenza statica di un dispositivo formato da 200K LE (Logic Elements) sono inferiori a 0,25 W.
Le caratteristiche di sicurezza di questi nuovi dispositivi di Altera, che prevedono funzionalità di protezione contro le intrusioni (anti-tampering), sicurezza del progetto e scomposizione dello stesso (design separation), concorrono a formare un ambiente ideale per la sicurezza delle informazioni. Per proteggere in modo adeguato le informazioni più sensibili, gli FPGA della famiglia Cyclone III LS dispongono di caratteristiche quali protezione della porta JTAG, monitoraggio dei tentativi di intrusione e verifica CRC (Cyclical Redundancy Check). “La protezione della porta JTAG – ha sottolineato Rolando – contribuisce alla sicurezza delle informazioni sensibili e previene qualsiasi tentativo di reverse engineering”. Come ulteriore misura di protezione, questi dispositivi dispongono di una chiave di cifratura a 256 bit conforme allo standard AES al fine di garantire la più completa sicurezza del progetto, impedendo il “furto” del progetto attraverso la flash.
In tutte quelle applicazioni dove dimensioni, pesi e consumi (SWP – Size, Weight, Power) sono elementi critici, la funzione di scomposizione del progetto consente di sviluppare applicazioni per le quali sicurezza e protezione dei dati sono fattori critici in un singolo chip grazie alla possibilità di separare la logica, i percorsi di sbroglio (routing) e i banchi di I/O.
Gli FPGA Cyclone III LS si propongono come una soluzione su chip singolo per le applicazioni in campo militare delle prossime generazioni come ad esempio radio definite via software (SDR – Software Defined Radio), sottosistemi di crittografia e ammodernamento delle apparecchiature crittografiche dove lunga durata delle batterie, elevati livelli di densità a fronte di consumi ridotti e minimizzazione degli ingombri sulla scheda sono elementi di fondamentale importanza.
Le funzionalità di sicurezza aggiuntive di questi nuovi FPGA danno ai progettisti che si occupano dello sviluppo di applicazioni di comunicazioni sicure la certezza della più assoluta protezione delle informazioni grazie a una tecnologia di anti-intrusione avanzata.
Le caratteristiche degli FPGA della linea Cyclone III LS ne fanno la soluzione ideale in numerose applicazioni industriali, tra cui controllo del movimento, reti Ethernet industriali e sicurezza industriale. Grazie alla funzione di scomposizione del progetto è possibile ridurre i consumi e aumentare il livello di integrazione garantendo nel contempo le caratteristiche di ridondanza richieste dalle applicazioni safety-critical.
Informazioni più dettagliate su questi nuovi FPGA sono reperibili all’indirizzo www.altera.com/pr/cycloneiii.
Il dispositivo Ciclone III LS è già disponibile. Per informazioni relative ai prezzi è possibile contattare gli uffici vendita Altera locali.
I progettisti possono iniziare a sviluppare applicazioni con i nuovi FPGA Cyclone III LS scaricando la release 9.0 del software di progettazione Quartus II dall’indirizzo www.altera.com/pr/download
La separazione del progetto
La presenza di più dispositivi solitamente garantisce la separazione della logica e una reale indipendenza delle funzioni ridondanti. Di conseguenza, un guasto in un dispositivo non può influire sulla restante parte del progetto.
Gli obiettivi di un progettista sono sempre stati focalizzati sulla riduzione delle dimensioni del PCB, della dissipazione di potenza e del numero dei componenti richiesti per lo sviluppo della particolare applicazione considerata. Una possibile soluzione è il ricorso a una soluzione di tipo ASIC, che permette di realizzare circuiti protetti sul medesimo chip. Lo svantaggio è rappresentato dal fatto che i costi e i tempi di sviluppo legati alla realizzazione di una soluzione di questo tipo risultano sempre più incompatibili con le esigenze del mercato. Gli FPGA, dal canto loro, non sono mai stati presi in considerazione per applicazioni di questo tipo, a causa dell’incapacità dei tool di progetto di gestire progetti alla stregua di componenti separati e di garantire la separazione tra la logica e i percorsi di sbroglio (routing) all’interno del dispositivo a livello hardware.
Con l’introduzione della nuova linea di FPGA Cyclone III LS Altera ha voluto fornire una risposta concreta alla soluzione di questi problemi. La società ha operato in sinergia con gli enti di certificazione in modo da superare le problematiche “storiche” legate alla separazione tra logica e routing e alla complessità dell’analisi dei dispositivi FPGA. Le componenti hardware e software sono state sviluppate fin dall’inizio con l’obiettivo di semplificare e isolare i flussi di dati all’interno dell’FPGA, in modo da semplificare l’analisi del dispositivo finalizzata alla verifica di conformità rispetto ai vari standard di sicurezza. In questo modo risulta possibile realizzare progetti logici insensibili ai guasti all’interno della struttura di un FPGA.