Al contrario di quanto avveniva fino a qualche anno fa, quando la metà della produzione dei semiconduttori era assorbito dalle aziende, ora sono i consumatori i maggiori utilizzatori di chip. Dai telefoni cellulari agli apparecchi televisivi, dai computer alle autovetture, i consumatori sono il vero motore della crescita e la competizione nel settore consumer è più accesa che mai. La differenziazione determina il successo o il fallimento, mentre il costo è un fattore sempre più determinante. I costruttori di sistemi si trovano quindi ad operare in un clima sempre più competitivo e devono affrontare il problema della costante riduzione del ciclo di vita dei prodotti. Prima di avere contabilizzato i primi guadagni, un diretto concorrente si affaccia sul mercato con un prodotto migliore e, ovviamente, più economico.
Senza dimenticare la frammentazione del mercato che ha contribuito a segmentare settori un tempo caratterizzati da elevati volumi in mercati verticali che soddisfano esigenze specifiche degli utenti con prodotti che si differenziano in termini di caratteristiche, funzionalità e aree geografiche di destinazione. Si pensi al mercato degli handset, che può essere stimato in centinaia di milioni di unità. I prodotti destinati a questo settore si differenziano notevolmente tra di loro in termini sia di interfacce sia di funzionalità: ad esempio vi sono dispositivi dotati o meno di telecamera, di lettore Mp3 e via dicendo.
Queste dinamiche di mercato hanno provocato modifiche radicali nell’industria dei semiconduttori. Le crescenti pressioni di natura temporale – time to market, time in market, time to profit – hanno costretto progettisti di sistemi e produttori di chip a rivedere i loro modelli di business. Con l’avvento delle tecnologie da 65 nm, la partnership tra produttori di chip e fonderie deve divenire sempre più stretta, dando vita un nuovo modello di cooperazione. Si tratta di un fattore di fondamentale importanza nel momento in cui le spese di R&S tendono a ridursi e i risultati in termini di ROI sono sempre più difficili da raggiungere. Altera e TSMC hanno costruito il loro successo sulla base di questo modello, divenuto uno standard “de facto” nel mondo dei semiconduttori.
La costante riduzione delle tecnologie di processo e il conseguente aumento dei costi legati allo sviluppo dei chip ha comportato una riduzione del numero di aziende che si affacciano su questo mercato e l’”emarginazione” delle tecnologie di tipo tradizionale. Di conseguenza i produttori di ASIC e ASSP sono sottoposti a pressioni sempre crescenti. Alla ribalta si sono presentate soluzioni molto più flessibili, come i dispositivi logici programmabili (PLD) e gli ASIC strutturati. Nel corso degli anni i dispositivi logici programmabili si sono distinti per il notevole incremento in termini di densità e prestazioni, a fronte di una riduzione dei costi stimabili attorno al 20% su base annua. La legge di Moore si adatta perfettamente a questi dispositivi: Altera ha consegnato un numero di elementi logici sette volte superiori rispetto al 2001. Contemporaneamente il numero di progetti che prevede l’uso di circuiti ASIC è passato da 10.000 ai 1.000 attuali.
Gli odierni PLD sono assai differenti rispetto al primo dispositivo logico riprogrammabile, EP300, ideato da Altera oltre vent’anni fa. Mentre i PLD di ieri erano una piattaforma di prototipazione, quelli attuali sono molto di più. Anche se non va dimenticato il fatto che il concetto base di quell’idea resta attuale: fornire ai progettisti un mezzo per introdurre in tempi brevi un’idea sul mercato. Le domande da porsi ora sono le seguenti: com’è cambiato il mercato delle logiche programmabili nel corso degli anni e in che modo può soddisfare le dinamiche del mercato?
Nel settore delle logiche programmabili l’offerta è quanto mai vasta e articolata e spazia dai CPLD a bassa densità e costo ridotto agli FPGA con complessità compresa tra 2.000 e 180.000 elementi logici con prezzi anche inferiori ai 2 dollari.
La “storica” EP300 è evoluta negli odierni CPLD, dispositivi riprogrammabili economici a bassa densità la cui architettura base è costituita da una macrocella. I CPLD di nuova generazione hanno preso a prestito le architetture degli FPGA e si basano su una Lut a quattro ingressi. A partire dal 2006 e negli anni a venire il confine tra CPLD e FPGA diverrà sempre più labile. Nel settore degli FPGA è possibile utilizzare dispositivi dal costo inferiore ai 2 dollari per trasferire un prodotto dalla fase di prototipazione a quella di produzione. Parecchi produttori di display a pannello piatto, per esempio, utilizzano questi FPGA a basso costo in quantità rilevanti. Per numerosi produttori di dispositivi consumer o comunque realizzati in grandi volumi, gli FPGA a basso costo rappresentano un elemento indispensabile per competere con successo in mercati molto difficili. Per il prossimo futuro è prevedibile un significativo aumento delle consegne di questi dispositivi, soprattutto FPGA a basso costo, destinate ad applicazioni in volumi. FPGA e CPLD verranno utilizzati in misura sempre maggiore in applicazioni finora precluse alle logiche programmabili.
Gli FPGA a elevata densità e alte prestazioni, paragonabili a quella dei circuiti ASIC, hanno rappresentato finora una piattaforma di prototipazione ideale. Naturalmente continueranno ad esserlo. Durante l’era delle dot.com, i produttori hanno dimenticato ogni precauzione (anche in termini economici) e acquistato in quantità dispositivi programmabili a elevata densità per cercare di arrivare primi sul mercato. Ora si assiste a una svolta importante: i prototipi di progetti a elevata complessità possono essere trasferiti alla produzione in volumi attraverso gli ASIC strutturati HardCopy in maniera rapida, senza problemi e con significativi vantaggi in termini di costi. Questa metodologia di trasferimento, da FPGA ad ASIC strutturati, diventerà la piattaforma standard per il passaggio dalla fase di prototipazione a quella della produzione in alti volumi. I progettisti di sistemi, grazie a questa metodologia, potranno ridurre in maniera drastica i loro costi di possesso e focalizzare le loro risorse ingegneristiche sullo sviluppo di progetti a elevato valore aggiunto.
In ogni caso, sono le società operanti nel settore dei semiconduttori le promotrici dello sviluppo di metodologie innovative atte i minimizzare sia i costi sia il time-to-market. Si consideri il caso di una società operante nel settore ASSP che desideri ampliare il proprio portafoglio prodotti e introdurre un nuovo chip in anticipo rispetto alla concorrenza. Invece di realizzare un circuito ASIC a partire da zero, può inviare la scheda di sviluppo basata su FPGA ai principali clienti, chiedendo loro di indicare le caratteristiche e le funzioni indispensabili che devono essere integrate. Una volta che tutti i suggerimenti sono stati inclusi in un FPGA, questo viene tramutata in un ASIC strutturato HardCopy per la produzione in elevati volumi. La società produttrice di ASSP sarà in grado di introdurre sul mercato in tempi brevi un chip capace di soddisfare le aspettative di una pluralità di clienti. In definitiva, l’innovazione è il motore della crescita e dello sviluppo.
Just a few short years ago, corporate spending drove over half of semiconductor consumption, while today, consumers are the driving force. From cell phones to TVs, computers to automobiles, consumers are in the driver’s seat today and competition in the marketplace is hotter than ever. Differentiation means success or failure, and above all, cost is the deciding factor. To system manufacturers, this means a wild race to the market and painfully short product lifecycles. Before you can count your first revenue dollar, a competitor is right behind you with a newer, finer, cheaper model.
Additionally, market fragmentation is breaking down what were once very large volume markets into narrower markets that address speci
fic customer needs across a variety of features, functions, and geographies. For example, while the overall annual handset market has hundreds of millions of units, that market consists of different air interfaces, units with and without cameras, with and without MP3, PDAs, and so on. So, what does all this mean?
These market dynamics are causing radical changes across the semiconductor industry. Time pressures—time to market, time in market, time to profit—are driving system designers and chip vendors to be more creative in their business models. As we enter the 65-nm phase, for example, foundries will get closer to their chip partners, building a unique collaboration model. This is vital as R&D budgets are squeezed and ROI expectations become difficult to achieve. Altera and TSMC have built their track record of success around this model, now a standard in the industry.
As process geometries shrink, the increasing cost of chip development has minimized the number of new entrants into the market and marginalized traditional technologies. ASICs and ASSPs are under severe pressure. As a result, more flexible solutions such as programmable logic devices (PLDs) and structured ASICs are taking center stage. Programmable logic devices have increased in density and performance, while the price per logic element continues to decrease at a rate of approximately 20 percent a year. Moore’s law is both a technical and economic friend to programmable logic, and the proof is in the pudding: today, 7 times more logic elements have been shipped by Altera since 2001. Meanwhile, ASIC designs, once at the 10,000 level, have dropped to approximately 1000.
Today’s PLDs are a far cry from the first reprogrammable logic device, the EP300 (invented by Altera over 20 years ago). While the PLDs of yesteryear were strictly a prototyping platform, today’s PLDs are much, much more. However, the basic foundation and value proposition of the original invention still exists: give engineers a vehicle to take an idea to market quickly. But how has the programmable market changed through the years, and how is it addressing these market dynamics now?
The programmable market today has a wide range offerings, from very-low-density, low-cost CPLDs for simple, glue logic-type applications, to FPGAs that span 2000 to 180,000 logic elements priced at sub-$2 to $1000. The EP300 evolved into today’s CPLD, a low-density, low-cost reprogrammable device, the basic architecture of which is called a “macrocell.” Today’s newest CPLDs have taken a page from FPGA architectures and are now founded on a 4-input LUT architecture. In 2006 and onward, the lines between CPLDs and FPGAs will continue to blur as design engineers take CPLD designs to new heights. In the FPGA world today, you now have true low-cost FPGAs at sub-$2 to take your product from prototype to production, if necessary. Most of the flat panel display manufacturers are leveraging these low-cost FPGAs in mega-quantities. To many consumer and other high-volume manufacturers, low-cost FPGAs are the Holy Grail—a highly valuable competitive edge vital for success in their hot markets. Going forward, we foresee a significant increase in logic shipments, primarily driven by low-cost FPGAs in high-volume applications. You’ll find FPGAs and CPLDs in applications never before addressable by programmable logic.
High-density FPGAs with ASIC-like densities and performance have traditionally been a fantastic prototyping platform. And they continue to be so. During the bubble, manufacturers would throw caution (and cost) to the wind and take these to volume in an attempt to get to market first. But now there’s a new twist: you can take these large design prototypes to volume production and migrate to a HardCopy© structured ASIC quickly, seamlessly, and headache free, plus get a significant cost reduction. Our prediction is that this FPGA to structured ASIC methodology will become the industry’s de facto platform for prototype to high-volume production. System manufacturers will increasingly take full advantage of this methodology, lowering their total cost of ownership and gaining more freedom to focus their engineering sources on high-value, large-impact projects.
However, it is semiconductor companies that are leading the pack in developing interesting and innovative ways of getting to market and lowering their overall costs. A well-established ASSP company needed to expand their portfolio and introduce a new chip to market before their competitors. Their solution? Instead of building an ASIC from scratch, they sent FPGA development boards to a number of customers, asking them to input their “must-have” features and functions. When all inputs were collected and designed into a final FPGA superset, the FPGA was migrated into a HardCopy structured ASIC for high-volume production. The ASSP company took their new chip to market earlier than the competition, with the right set of features to satisfy multiple customers. Now that’s innovation driving innovation.