Linear Technology ha introdotto LTC2269, LTC2270 e LTC2271, tre convertitori analogico-digitali (ADC) a 16 bit, 20 Msps e a consumi contenuti che offrono il più basso rumore riferito all’ingresso e un limitato errore di non linearità integrale (INL) per misure DC ad altissima precisione.
Con un rumore di ingresso di soli 46 µVRMS e un errore INL massimo garantito di ±2,3 LSB, i nuovi ADC sono adatti per applicazioni di campionamento a bassissimo rumore e ad alta linearità, come raggi X digitali, imaging infrarosso e medicale, pachimetri, spettrometria e citometria.
I dispositivi offrono prestazioni SNR (signal-to-noise ratio) di 84 dB e SFDR di 99 dB in banda base. Prestazioni AC elevate e basso rumore vengono invece raggiunte utilizzando un front-end da 2,1 Vp-p, che inoltre riduce in modo significativo la potenza richiesta dal circuito del driver ADC. Gli ADC stessi consumano circa 80 mW per canale. Ulteriori risparmi di potenza si possono ottenere attivando la modalità standby (12 mW) o arrestando il dispositivo (0,5 mW), rendendolo ideale per applicazioni di test e misura portatili.
LTC2269 e LTC2270 sono ADC per il campionamento simultaneo parallelo a uno e due canali, rispettivamente, che permettono di scegliere tra uscite digitali CMOS full-rate e CMOS/LVDS a doppia frequenza (DDR) con fasatura programmabile delle uscite digitali, corrente di uscita LVDS programmabile e terminazione di uscita LVDS opzionale. LTC2271 include ADC per il campionamento simultaneo a due canali con uscite LVDS seriali. I convertitori integrano funzioni come la randomizzazione delle uscite digitali e la modalità ABP (Alternate Bit Polarity) per ridurre al minimo il feedback digitale nell’applicazione.
Gli ADC a 16 bit e bassa potenza rappresentano un aggiornamento compatibile a livello di pin per le famiglie LTC2160, LTC2180, LTC2190 di ADC a bassa potenza da 1,8 V e da 25 Msps a 125 Msps.
Disponibili in package QFN compatti, questi convertitori offrono ai progettisti la possibilità di scegliere tra una vasta gamma di interfacce per ridurre al minimo il numero di pin e facilitare l’instradamento agli FPGA.