È possibile ridurre dl 35% le dimensioni e contemporaneamente aumentare del 40% le prestazioni? A sentire i rappresentanti di Altera, che hanno presentato la nuova e decisamente rivoluzionaria architettura Stratix, sembra proprio di si. Questo è quanto sostengono e quindi bisogna aspettarsi che le nuove logiche programmabili appartenenti alla famiglia Stratix diventeranno presto i nuovi oggetti del desiderio per molti progettisti. Decisamente ampie le possibilità di utilizzo, dal momento che saranno disponibili fino a 10 Mbit di RAM e più di 114 mila elementi logici, valori garantiti dal più grosso dei dispositivi l’EP1S120. Elencare tutte le innovazioni introdotte con l’architettura Stratix è un’impresa decisamente ardua, bisogna però citare l’integrazione di funzionalità DSP dedicate che garantiscono la possibilità di elaborazioni complesse dei segnali ad una velocità doppia rispetto alle precedenti PLD. Si sono ormai raggiunte prestazioni da ASIC pur garantendo tutti i benefici di una soluzione programmabile. Alla base dei livelli d’eccellenza raggiunti con l’architettura Stratix c’è la nuova struttura di routing MultiTrack supportata dalla tecnologia DirectDrive. La struttura di routing MultiTrack permette percorsi continui e ottimizzati di lunghezza variabile, utilizzati per le connessioni intra-blocco e inter-blocco. Grazie alla tecnologia DirectDrive è possibile ottenere prestazioni uniformi e identiche per qualsiasi funzione, indipendentemente dalla loro posizione nel dispositivo. Altro rivoluzionario concetto inrodotto con l’architetua Stratix è il concetto di progettazione SOPC (system-on-a-programmable-chip) in team. Da sempre si è utilizzato più PLD per ogni singolo progetto, portando alla perdita dell’integrità delle temporizzazioni durante il processo di integrazione.
Con Stratix si suddivide intere sezioni di un grosso sistema tra più progettisti, entrando nella nuova metodologia di sviluppo block-based. In questo modo è decisamente semplificato il processo di sviluppo delle soluzioni system-on-a-chip. Rimanendo al livello del silicio da segnalare che tutti i dispositivi della nuova famiglia sono supportati dalla nuova struttura di memoria TriMatrix, in grado di offrire più bit e un elevato rapporto memoria-logica. Sono disponibili tre differenti tagli di memoria TriMatrix: blocchi da 512 bit, da 4 Kbit e da 512 Kbit. Come detto i blocchi DSP dedicati, che possono arrivare fino a 250Mhz, offrono un supporto ideale nelle applicazioni legate a ricevitori, soluzioni VoIP, sistemi di image processing e di intrattenimento multimediale. Notevole il numero di canali a I/O differenziali, fino a 116, con 80 canali ottimizzati per il funzionamento a 840 Mbps. Sempre sulle logiche Stratix sarà disponibile terminazioni on-chip per gli I/O differenziali oltre alle terminazioni seriale e parallela degli I/O single ended. La terminazione on-chip è determinante per la riduzione delle riflessioni e per migliorare l’integrità dei segnali nei sistemi ad alta velocità. Infine la tecnologia Terminator semplifica il progetto della scheda e riduce le dimensioni minimizzando il numero di resistenze esterne. Come sempre accade insiemeal silicio è possibile trovare il software di sviluppo, per l’architettura Stratix il tool di sviluppo Quartus II versione 2.0 consente un rapido sviluppo di soluzioni system-on-programmable-chip. Quartus II version 2.0 permette, inoltre, di minimizzare i tempi associati alle attività di verifica. Secondo quanto affermato da Altera con il software Quartus II si possono milgiorare le prestazioni del sistema mediamente del 15% e arrivare fino al 25% utilizzando la metodologia di sviluppo block-level LogicLock.