Le interconnessioni tra chip

Dalla rivista:
Elettronica Oggi

 
Pubblicato il 30 giugno 2011

Rispetto al passato le connessioni esterne fra chip, come quelle fra CPU e chipset, si stanno riducendo progressivamente, o meglio si stanno evolvendo, per diverse famiglie di componenti. Il motivo è legato essenzialmente alla maggior diffusione di architetture SoC (System on Chip) che integrano un numero sempre più alto di funzionalità demandate in precedenza a chip separati. Questo trend è particolarmente evidente nei componenti per i dispositivi consumer, dove una elevata integrazione significa poter contare su costi e consumi inferiori, ma è presente comunque in modo diffuso anche per i processori per PC.

Ridurre il numero di componenti aumentando l’integrazione costituisce però anche un limite alla diversificazione dei progetti per rispondere in modo più aderente alle esigenze specifiche.
Per conservare una indispensabile versatilità, necessaria anche per adeguarsi ai diversi standard di I/O che si susseguono abbastanza rapidamente, la riduzione dei componenti necessari si è assestata in molti casi all’impiego di almeno due chip. I collegamenti fra questi due componenti sono comunque essenziali per determinare prestazioni, consumi e versatilità delle soluzioni.

Le scelte di Intel
I più recenti processori Intel della seconda generazione della famiglia Core, quella nota con il nome in codice Sandy Bridge, integrano al loro interno molti componenti come i controller per la memoria e la sezione grafica, ma hanno bisogno ancora di un chip esterno per completare le comunicazioni con l’I/O. Questi processori, come i precedenti sfruttano l’architettura ad Hub e le nuove architetture sono concepite per una piattaforma con due chip, il processore e il Platform Controller Hub (PCH), in pratica un’estensione della gestione dell’I/O, vista anche la quasi totale integrazione delle principali funzioni del vecchio NorthBridge direttamente nella CPU.

Nel caso dei più recenti processori della famiglia Core, il PCH è collegato tramite due appositi bus, il primo è quello DMI 2.0 e il secondo, per la grafica, è quello chiamato FDI.
Se il DMI 2.0 è del 2011, la prima versione comunque è ormai utilizzata da molto tempo. Per fare un confronto, la prima versione aveva prestazioni di 10Gb/s per ogni direzione utilizzando un link x4, mentre la release 2.0 può arrivare sino a 20 Gb/s in ogni direzione con collegamento full duplex.
In generale, DMI è un’interfaccia ad alta velocità che integra funzioni avanzate basate su priorità e permette trasferimenti isocroni per il traffico simultaneo. Le funzionalità di base sono del tutto trasparenti al software.

Fig. 1 – L’architettura dei più recenti processori Intel per desktop e portatili, come quello della seconda generazione della famiglia Core, prevede la presenza di un Platform Controller Hub direttamente connesso alla CPU con un bus punto-punto DMI 2.0 e uno FDI (Flexible Display Interface) per il display

I datasheet delle più recenti CPU Intel riportano alcune delle principali funzionalità del link DMI. Il collegamento prevede quattro linee in ogni direzione, mentre dal punto di vista delle prestazioni, l’interfaccia supporta un collegamento punto-punto con il PCH a 5 GT/s.
In base ai dati di Intel, le prestazioni in termini di raw bit rate sui pin sono di 5.0 GB/s, che in pratica permettono di ottenere una larghezza di banda reale per coppia di 500 MB/s con un encoding 8b/10b, utilizzabile per trasmettere dati sul questa interfaccia. Questi dati però non tengono conto di aspetti come il packet overhead e il link maintenance. La massima larghezza di banda teorica sull’interfaccia è di 2 GB/s in ogni direzione simultaneamente, per una larghezza di banda aggregata di 4 GB/s quando si usa una configurazione DMI x4.

Il collegamento, inoltre, condivide il segnale di clock di riferimento a 100 MHz del PCI Express. DMI in effetti condivide diverse caratteristiche con il PCI Express, dato che utilizza più linee e il differential signalling per realizzare il collegamento punto-punto.
Il secondo collegamento fra i nuovi processori Intel e il PCH è quello FDI. Acronimo di Flexible Display Interface, si tratta in pratica di un collegamento per due canali, controllati in modo indipendente, per il trasporto di dati di visualizzazione dalla grafica integrata al chipset.
L’FDI quindi collega il display engine nel processore con l’interfaccia del display nel PCH. Dal punto di vista del funzionamento, i dati del display che arrivano dal frame buffer sono elaborati del display engine e mandati PCH che effettua la transcodifica e li indirizza al pannello. I due canali, uno per ogni pipe, sono indipendenti.

Fig. 2 – I nuovi processori Intel per il mercato embedded, come l’Atom Z670, si collegano al PCH con due connessioni, come per i più recenti processori della famiglia Core, dedicate a dati e grafica

Fra le caratteristiche di questa interfaccia sono da segnalare quatto coppie di trasmettitori per il downstream unidirezionale, con frequenza fissa e data rate a 2,7 GT/s. Sono disponibili inoltre anche due segnali sideband (Frame e Line Synchronization) per la sincronizzazione del display.
A questo si aggiunge un segnale di interrupt utilizzato per vari interrupt dal PCH. Anche per questo collegamento viene utilizzato il segnale di riferimento del clock a 100 MHz.
Un altro collegamento presente è quello definito PECI (Platform Environment Control Interface, in pratica un’interfaccia a una linea che provvede a fornire un canale di comunicazione tra il client (il processore) e il master.

I collegamenti delle altre famiglie
Per quanto riguarda le connessioni di altri processori Intel, gli Xeon utilizzano ancora il QuickPath Interconnect che è stato introdotto qualche tempo fa per superare il collo di bottiglia del Front Side Bus (FSB) che ha un data rate teorico massimo di 1.6 GT/s. Anche se talvolta viene considerato come un collegamento di tipo seriale, è più corretto definire il Il QuickPath Interconnect come un collegamento di tipo punto-punto dove i dati sono trasferiti in parallelo su linee multiple e i pacchetti sono suddivisi in più trasferimenti paralleli. Il bit rate del QuickPath Interconnect è di 6,4/4,8 GT/s. Questa architettura permette di ridurre il traffico di comunicazioni per interfacciare i sistemi multiprocessore.

Come per i più recenti processori per desktop, anche nel caso dei nuovi processori della serie Atom, come nel caso dello Z670 e del chipset SM35 Express, l’architettura è sempre basata su una piattaforma a due chip, Anche per questi processori i collegamenti con il PCH sono due, chiamati cDMI e cDVO e svolgono in pratica le stesse funzioni di connessioni per i dati e per la grafica viste precedentemente per la famiglia Core di seconda generazione. Il cDMI mette a disposizione una doppia interfaccia unidirezionale fra processore e PCH e dal punto di vista delle prestazioni opera a 400 MT/s in modalità CMOS per ridurre i consumi.
Il cVDO (CMOS Digital Video Out) mette a disposizione, invece, l’interfaccia fra processore, che integra la sezione grafica, il PCH e il display esterno. Questo collegamento è unidirezionale e opera 800 MT/s, sempre in modalità CMOS per la riduzione dei consumi.

Le connessioni dei componenti AMD
Da tempo AMD ha scelto la soluzione Hypertransport per collegare i suoi processori per PC e server e non ci sono molte novità su questo versante. La tecnologia HyperTransport offre connessioni punto-punto a bassa latenza utilizzabile per un’ampia gamma di applicazioni dove servono elevate prest
azioni. Per questo motivo questo tipo di collegamento viene utilizzato dai processori della famiglia Opteron, per workstation e server, e da quelli per PC come quelli della famiglia Phenom. Attualmente la versione più avanzata di HyperTransport è quella 3.1, le cui specifiche indicano una larghezza di banda massima aggregata di 51,2 GB/s con una velocità di clock di 3,2 GHz.

Fig. 3 – Le nuove APU di AMD sono processori altamente integrati, ma usano un secondo chip esterno chiamato Controller Hub, connesso tramite un bus che AMD chiama UMI (Unified Media Interface)

Recentemente AMD ha presentato però anche le APU (Accelerated Processing Unit) della famiglia Fusion. Le APU sono processori che possono contare su una elevata integrazione, in modo simile a quanto accade per i processori Intel. Questi processori annoverano anche le versioni per il mercato embedded, siglate G-Series. L’architettura prevede la presenza di due chip, l’APU vera e propria il chipset, chiamato Controller Hub e noto con il nome in codice Hudson.
Le connessioni fra questi due componenti avvengono tramite l’UMI (Unified Media Interface). Dietro questo nome, però, c’è di fatto un collegamento a quattro linee PCIe, di tipo Gen1 o Gen2, a seconda della configurazione di sistema. Entrambi i modelli garantiscono sufficiente larghezza di banda per numerose applicazioni, ma Gen1 è da preferirsi per i notebook e i sistemi low power proprio per i suoi consumi, che risultano inferiori. Dal momento che si tratta di una connessione PCIe x4, le prestazioni sono 1 GB/s per il Gen 1 mode e di 2 GB/s per il Gen 2 mode.
 

Francesco Ferrari



Contenuti correlati

  • La tecnologia di AMD per il sistema LiDAR di nuova generazione di DENSO

    La piattaforma LiDAR di nuova generazione di DENSO, la cui introduzione è prevista per il 2025, sfrutterà il SoC adattivo AMD Xilinx Automotive Zynq UltraScale+ e la sua suite di strumenti di sviluppo per la sicurezza funzionale...

  • AMD amplia la gamma di prodotti UltraScale+

    Sulla scia del successo ottenuto con gli MPSoC Zynq e gli FPGA Artix, Amd (che ha acquisito Xilinx alcuni mesi fa) ha di recente ampliato la propria famiglia UltraScale+ con l’introduzione di due nuovi dispositivi. AU7P (FPGA) e...

  • I benefici del “real-time” nelle applicazioni IoT

    Nello sviluppo di sistemi embedded, i sistemi operativi real-time, o RTOS, possiedono qualità che stanno giocando un ruolo sempre più importante nell’implementazione di un crescente numero di applicazioni Internet of Things “time-critical” Leggi l’articolo completo su Embedded...

  • Da AMD il primo SoC adattivo completamente certificato per applicazioni di sicurezza funzionale automotive

    AMD  ha completato la certificazione di sicurezza funzionale dei domini di alimentazione FPD (Full-Power Domain) e PL (Programmable Logic) dei Zynq UltraScale+ che diventano quindi i primi SoC adattivi del settore ad essere completamente certificati per l’uso...

  • In veneto la nuova fabbrica di Intel in Italia

    Un recente articolo di Reuters riporta la notizia che Intel avrebbe scelto un sito vicino a Verona, a Vigasio, per la realizzazione di una nuova fabbrica per l’assemblaggio dei chip. Secondo le fonti, il Governo si sarebbe...

  • Architetture eterogenee: più core, migliori prestazioni

    Per migliorare l’efficienza dei processori una delle soluzioni più interessanti dal punto di vista dell’architettura consiste nell’adozione di core diversi fra loro e ottimizzati: ecco alcuni esempi Leggi l’articolo completo su Embedded 85

  • Innovazione nelle applicazioni diagnostiche medicali a ultrasuoni con algoritmi ultraveloci

    La tecnologia di imaging ultraveloce rappresenta un cambio di paradigma, che passa dalla normale acquisizione sequenziale all’acquisizione parallela completa dell’intera superficie, utilizzando onde sferiche o piane: ciò permette di ottenere immagini focalizzate in modo ottimale in ogni...

  • Le innovative applicazioni dei dispositivi programmabili FPGA-SoC

    Questo articolo è una panoramica sulle nuove funzionalità FPGA e le risorse SoC in applicazioni come il posizionamento indoor, l’ottimizzazione di algoritmi utilizzando sistemi operativi, codici di ottimizzazione, reti definite da software e nuove piattaforme di elaborazione...

  • I chip chiave per Industria 4.0

    Alcune categorie di circuiti integrati stanno guidando la crescita dei chip dedicati al mondo della Internet of Things. In uno studio sul comparto, la società di ricerca IoT Analytics individua quattro categorie principali: MCU, chip di connettività,...

  • La mobilità del futuro: i sette megatrend

    Connesse, intelligenti, automatizzate e autonome: le tecnologie per la digitalizzazione, l’integrazione dell’intelligenza artificiale e l’apprendimento automatico stanno determinando un cambiamento nella produzione e nell’utilizzo dei veicoli del futuro Leggi l’articolo completo su EO 504

Scopri le novità scelte per te x