imec, il centro di ricerca e innovazione leader a livello mondiale nel settore della nanoelettronica e delle tecnologie digitali, e Cadence Design Systems hanno annunciato che la loro lunga e consolidata collaborazione ha portato al primo tape-out del settore di un circuito a 3nm. Il progetto di tapeout, orientato allo sviluppo dei dispositivi avanzati, è stato completato utilizzando regole di progettazione per ultravioletto estremo (EUV) e litografia ad immersione (193i) usando il sistema di implementazione Cadence Innovus e la soluzione di sintesi Genus. Per il testchip imec ha utilizzato una comune CPU a 64 bit con una libreria di standard cell a 3nm personalizzata e un metal-flow TRIM, con passo di routing ridotto a 21 nm.
Insieme, Cadence e imec sono state in grado di validare totalmente il flusso di implementazione a 3nm in preparazione dell’innovazione progettuale di nuova generazione.
Cadence Innovus Implementation System è un sistema di implementazione ad altissimo parallelismo che consente agli ingegneri di realizzare progetti di alta qualità con livelli PPA (power, performance, area) ottimizzati, accelerando nel contempo il time to market.
Cadence Genus Synthesis Solution è un motore di sintesi fisica ed RTL ad alta capacità di nuova generazione che indirizza le specifiche dei più recenti nodi di processo FinFET, migliorando la produttività dei progettisti RTL fino a un ordine di grandezza.
Per il progetto, al fine di garantire le risoluzioni richieste, sono state verificate le regole di litografia EUV e 193i, offrendo inoltre il confronto PPA nel contesto delle due differenti configurazioni di patterning.